Pat
J-GLOBAL ID：200903075305127448

半導体装置と半導体装置の製造方法およびそれに用いるレジストパターン形成方法

Inventor：
松原 浩司

About 松原 浩司

, 
中尾 修治

About 中尾 修治


Applicant, Patent owner：
三菱電機株式会社

About 三菱電機株式会社


Agent (1)： 深見 久郎 (外3名)
Gazette classification：公開公報
Application number (International application number)：1998226790
Publication number (International publication number)：2000058786
Application date： Aug. 11, 1998
Publication date： Feb. 25, 2000
Summary：
【要約】【課題】 溝を有する下地膜と、この溝の内部に形成された導電体膜とを備え、高い信頼性を有する半導体装置とその製造方法およびその製造方法において用いるレジストパターン形成方法を提供する。【解決手段】 上部表面と溝30a、30bとを有する下地膜23を形成する。上部表面上と溝30a、30bの内部とに導電体膜19、20を形成する。下地膜23の上部表面上と溝30a、30bの内部とに位置する導電体膜19、20上にフォトレジスト膜27を形成する。溝30a、30bの内部にフォトレジスト膜27を残存させ、溝30a、30bの内部以外に位置するフォトレジスト膜27を現像処理し除去する。溝30a、30bの内部に残存させたフォトレジスト膜27をマスクとして用いて、エッチングにより下地膜23の上部表面上に位置する導電体膜19、20を除去する。
Claim (excerpt)：
上部表面と溝とを有する下地膜を形成する工程と、前記上部表面上と前記溝の内部とに導電体膜を形成する工程と、前記下地膜の上部表面上と前記溝の内部とに位置する前記導電体膜上にフォトレジスト膜を形成する工程と、前記溝の内部にフォトレジスト膜を残存させ、前記溝の内部以外の領域に位置する前記フォトレジスト膜を現像処理し、除去する工程と、前記溝の内部に残存させた前記フォトレジスト膜をマスクとして用いて、エッチングにより前記下地膜の上部表面上に位置する前記導電体膜を除去する工程とを備える、半導体装置の製造方法。
IPC (4)：
H01L 27/108 ,  H01L 21/8242 ,  H01L 21/027 ,  H01L 21/3065
FI (3)：
H01L 27/10 621 C ,  H01L 21/30 563 ,  H01L 21/302 J
F-Term (26)：
5F004DB02 ,  5F004DB03 ,  5F004DB07 ,  5F004EA01 ,  5F004EA27 ,  5F004EB02 ,  5F046AA25 ,  5F046DA02 ,  5F046DA29 ,  5F046HA07 ,  5F046JA22 ,  5F046LA13 ,  5F046LA14 ,  5F046PA01 ,  5F083AD24 ,  5F083AD48 ,  5F083AD49 ,  5F083AD62 ,  5F083JA35 ,  5F083JA36 ,  5F083JA40 ,  5F083JA53 ,  5F083KA20 ,  5F083MA06 ,  5F083MA17 ,  5F083PR01
Patent cited by the Patent：
Cited by examiner (9)
Show all

Return to Previous Page

TOP

BOTTOM