Pat
J-GLOBAL ID：200903077401798356

半導体装置およびその製造方法

Inventor：
西郷 薫

About 西郷 薫

, 
永井 孝一

About 永井 孝一


Applicant, Patent owner：
富士通株式会社

About 富士通株式会社


Agent (1)： 伊東 忠彦
Gazette classification：公開公報
Application number (International application number)：2003413199
Publication number (International publication number)：2005175204
Application date： Dec. 11, 2003
Publication date： Jun. 30, 2005
Summary：
【課題】 水分の侵入に起因する素子特性の性能劣化を効果的に防止し優れた長期信頼性を有する半導体装置を提供する。【解決手段】 半導体基板21に形成されたトランジスタ22や強誘電体キャパシタ24、配線15を有する回路形成部11と、回路形成部11の外側に形成された電極パッド部12との間に、回路形成部11を取り囲むように第1耐湿リング13を設ける。第1耐湿リング13は、半導体基板21の表面からパッシベーション膜28まで達するリングパッド31、リングコンタクト32、およびリングプラグ33の構造体から構成される。第1耐湿リング13は、電極パッド部12付近から侵入する水分等を遮断する。さらに電極パッド部12の外側に、回路形成部11と電極パッド部12を取り囲み、側壁面26からの水分の侵入を遮断する第2耐湿リング14を設けてもよい。バリア層やパッシベーション膜についても開示する。【選択図】 図5
Claim (excerpt)：
半導体基板と、 前記半導体基板およびその上に形成された回路形成部と、 前記回路形成部を覆うパッシベーション膜から露出すると共に、前記回路形成部の外側に配置された電極パッド部と、 前記半導体基板表面からパッシベーション膜に達する高さで、前記電極パッド部の内側に前記回路形成部をほぼ取り囲むように配置された耐湿リングとを備える半導体装置。
IPC (3)：
H01L27/10 ,  H01L21/3205 ,  H01L27/105
FI (3)：
H01L27/10 481 ,  H01L27/10 444B ,  H01L21/88 S
F-Term (54)：
5F033HH08 ,  5F033HH33 ,  5F033JJ08 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ33 ,  5F033KK01 ,  5F033KK08 ,  5F033KK33 ,  5F033MM08 ,  5F033NN06 ,  5F033NN07 ,  5F033PP06 ,  5F033PP15 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ37 ,  5F033QQ89 ,  5F033QQ90 ,  5F033RR03 ,  5F033RR04 ,  5F033RR08 ,  5F033RR12 ,  5F033RR13 ,  5F033RR14 ,  5F033RR22 ,  5F033SS04 ,  5F033SS08 ,  5F033SS11 ,  5F033VV00 ,  5F033VV07 ,  5F033VV16 ,  5F033XX18 ,  5F083FR02 ,  5F083JA02 ,  5F083JA05 ,  5F083JA15 ,  5F083JA17 ,  5F083JA36 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083JA43 ,  5F083JA44 ,  5F083JA56 ,  5F083LA25 ,  5F083MA05 ,  5F083MA06 ,  5F083MA18 ,  5F083MA19 ,  5F083PR03 ,  5F083PR21 ,  5F083PR33 ,  5F083ZA29
Patent cited by the Patent：
Cited by applicant (8)
Show all
Cited by examiner (6)
Show all

Return to Previous Page

TOP

BOTTOM