Pat
J-GLOBAL ID:200903078720173144

半導体記憶装置

Inventor:
Applicant, Patent owner:
Agent (1): 鈴江 武彦 (外6名)
Gazette classification:公開公報
Application number (International application number):1997346404
Publication number (International publication number):1999177036
Application date: Dec. 16, 1997
Publication date: Jul. 02, 1999
Summary:
【要約】【課題】 縦型トランジスタ等を用いることなく4F2 サイズのメモリセルを実現し、かつランダムアクセス機能も保つ。【解決手段】 トランジスタのソース・ドレイン端子間に強誘電体キャパシタを並列接続してメモリセルが構成され、このメモリセルを複数個直列接続すると共に、該直列接続部の一端に選択トランジスタを接続してメモリセルブロックが構成され、このメモリセルブロックの一端はビット線に接続され、他端はプレート電極に接続されたFRAMにおいて、ビット線対をなす2本のビット線BBL0,BL0Kの各々に接続され、同一のワード線WLに接続される2個のメモリセルブロックは、各々異なる第1のプレート電極PLBLと第2のプレート電極PLBBLに接続されている。
Claim (excerpt):
トランジスタのソース・ドレイン端子間に強誘電体キャパシタを並列接続してメモリセルが構成され、このメモリセルを複数個直列接続すると共に、該直列接続部の少なくとも一端に選択トランジスタを接続してメモリセルブロックが構成され、このメモリセルブロックの一端はビット線に接続され、他端はプレート電極に接続された半導体記憶装置であって、ビット線対をなす2本のビット線各々に接続され、同一のワード線に接続される2個のメモリセルブロックは、各々異なる第1のプレート電極と第2のプレート電極に接続されてなることを特徴とする半導体記憶装置。
IPC (6):
H01L 27/10 451 ,  G11C 11/22 ,  G11C 14/00 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792
FI (4):
H01L 27/10 451 ,  G11C 11/22 ,  G11C 11/34 352 A ,  H01L 29/78 371
Patent cited by the Patent:
Cited by examiner (14)
Show all

Return to Previous Page