Pat
J-GLOBAL ID：200903081145315528

エッジ・フラグメントのタグ付けを使用してエッジ配置歪みを補正するサブミクロンIC設計のための改善された方法および装置

Inventor：
コブ,ニコラス・ベイリー

About コブ,ニコラス・ベイリー


Applicant, Patent owner：
メンター・グラフィクス・コーポレーション

About メンター・グラフィクス・コーポレーション


Agent (1)： 山川 政樹
Gazette classification：公表公報
Application number (International application number)：2000615855
Publication number (International publication number)：2002543471
Application date： Mar. 13, 2000
Publication date： Dec. 17, 2002
Summary：
【要約】本発明は、サブミクロン集積回路を設計するための改善された方法および装置を有利に提供する。集積回路(IC)設計にタグ識別名が提供される。タグ識別名は、隣接する形状の近接によるエッジ配置歪みを有するIC設計において、エッジ・フラグメントの特性を定義したものである。タグ識別名によって定義された特性をエッジ・フラグメントが有する場合、そのエッジ・フラグメントにタグが付けられる。タグを有する各エッジ・フラグメントに対して任意の補助形状が導入される。タグを有するエッジ・フラグメントおよび対応する補助形状に対して、モデルベース光学補正およびプロセス補正(OPC)が実行される。
Claim (excerpt)：
1つまたは複数の隣接する形状の近接によるエッジ配置歪みを有するIC設計において、エッジ・フラグメントの特性を定義するための第1のタグ識別名を集積回路(IC)設計に与えるステップと、 第1のエッジ・フラグメントが前記第1のタグ識別名によって定義された特性を有している場合、前記第1のエッジ・フラグメントに第1のタグを付けるステップと、 前記第1のタグを有する各エッジ・フラグメントに対応する任意の補助形状を導入するステップと、 前記第1のタグを有する各エッジ・フラグメントと、前記対応する任意の補助形状とに対して、モデルベース光学補正およびプロセス補正(OPC)を実行するステップと を含む方法。
IPC (3)：
G03F 1/08 ,  G06F 17/50 658 ,  H01L 21/027
FI (3)：
G03F 1/08 A ,  G06F 17/50 658 M ,  H01L 21/30 502 P
F-Term (3)：
2H095BB01 ,  5B046AA08 ,  5B046BA06
Patent cited by the Patent：
Cited by applicant (6)
Show all
Cited by examiner (1)
  • 光近接効果補正方法
    Gazette classification：公開公報   Application number：特願平8-339636   Applicant：株式会社東芝

Return to Previous Page

TOP

BOTTOM