半導体装置およびその製造方法

Inventor： ,
Applicant, Patent owner：
Agent (1)：深見久郎 (外4名)
Gazette classification：公開公報
Application number (International application number)：2001162122
Publication number (International publication number)：2002353328
Application date： May. 30, 2001
Publication date： Dec. 06, 2002
Summary：

【要約】【課題】 MIM容量素子の構造の改善、および製造工程の改善を図ることにより、MIM容量素子の高信頼性(寿命)を可能とする。【解決手段】 MIM容量素子形成領域2000の下層層間絶縁膜1の上には、下層金属層2Bが設けられている。この下層金属層2Bは、下層配線層2Aと同一工程により製造されている。下層金属層2Bの上には、同一のマスクを用いてパターニングされた、誘電体層3Aと、上層金属層4とが設けられている。上層金属層4は、下層金属層2Bよりも膜厚さが薄く形成されている。

Claim (excerpt)：

下層金属層と、誘電体層と、上層金属層とが積層してなる容量素子と、所定領域に設けられる配線層と、前記下層金属層に第1ビアホールを介して接続される第1配線ラインと、前記上層金属層に第2ビアホールを介して接続される第2配線ラインと、前記配線層に第3ビアホールを介して接続される第3配線ラインと、を備える半導体装置であって、前記下層金属層は、前記配線層と同一製造工程で形成された同一部材からなり、前記第1配線ラインおよび前記第2配線ラインは、前記第1ビアホール、前記第2ビアホール、および前記第3ビアホールが同時に形成された後、第3配線ラインと同一製造工程で形成された同一部材からなる、半導体装置。

IPC (2)：

H01L 21/822 , H01L 27/04

F-Term (12)：

5F038AC02 , 5F038AC05 , 5F038AC15 , 5F038AC18 , 5F038CA18 , 5F038CD18 , 5F038DF03 , 5F038DF12 , 5F038EZ14 , 5F038EZ15 , 5F038EZ16 , 5F038EZ20

Patent cited by the Patent：

Cited by examiner (7)

半導体装置の製造方法、及び、半導体装置
Gazette classification：公開公報 Application number：特願平10-319709 Applicant：日本電気株式会社
半導体素子のキャパシタ製造方法
Gazette classification：公開公報 Application number：特願2001-376519 Applicant：株式会社ハイニックスセミコンダクター
コンデンサ部を備えた半導体装置の製造方法
Gazette classification：公開公報 Application number：特願2000-372407 Applicant：沖電気工業株式会社

Show all

Return to Previous Page