Si:C-OIおよびSGOI上のシリコン・デバイスならびに製造方法

Inventor： , ,
Applicant, Patent owner：
Agent (4)：坂口博 , 市位嘉宏 , 上野剛史 , 太佐種一
Gazette classification：公表公報
Application number (International application number)：2006541116
Publication number (International publication number)：2007533119
Application date： Jun. 30, 2004
Publication date： Nov. 15, 2007
Summary：

【課題】より費用効果が高くより簡略な、大きな引張り応力および圧縮応力をそれぞれnFETおよびpFETのチャネル中で生成する方法を提供すること。半導体構造および製造方法を提供すること。【解決手段】この製造方法は、基板中に浅いトレンチ分離(STI)(25)を形成するステップと、基板上に第1の材料(30)および第2の材料(40)を設けるステップとを含む。第1の材料(30)および第2の材料(40)は、熱アニール・プロセスによって基板中に混合され、それぞれnFET領域の第1のアイランド(50)、およびpFET領域の第2のアイランド(55)を形成する。第1のアイランド(50)および第2のアイランド(55)の上に、材料層を形成する。STIは、緩和して、第1のアイランド(50)および第2のアイランド(55)の緩和を促進する。第1の材料(30)は、堆積または成長させたGe材料とすることができ、第2の材料(40)は、堆積または成長させたSi:CまたはCとすることができる。第1のアイランド(50)および第2のアイランド(55)の少なくとも一方の上に、歪みSi層を形成する。【選択図】図12

Claim (excerpt)：

構造体を製造する方法であって、基板中に浅いトレンチ分離(STI)(25)を形成するステップと、前記基板上に第1の材料(30)を設けるステップと、前記基板上に第2の材料(40)を設けるステップと、前記第1の材料(30)および前記第2の材料(40)を熱アニール・プロセスによって前記基板中に混合し、nFET領域に第1のアイランド(50)を、pFET領域に第2のアイランド(5)をそれぞれ形成するステップと、前記第1のアイランド(50)および前記第2のアイランド(55)の上に、前記第1のアイランド(50)および前記第2のアイランド(55)とは異なる格子定数を有する材料層を形成するステップとを含み、前記STI(25)が緩和して、前記第1のアイランド(50)および前記第2のアイランド(55)の緩和を促進する、方法。

IPC (7)：

H01L 21/823 , H01L 27/092 , H01L 27/08 , H01L 21/76 , H01L 21/762 , H01L 29/786 , H01L 21/20

FI (9)：

H01L27/08 321B , H01L27/08 331E , H01L27/08 331A , H01L21/76 L , H01L21/76 D , H01L29/78 618B , H01L29/78 613A , H01L29/78 618E , H01L21/20

F-Term (43)：

5F032AA03 , 5F032AA06 , 5F032AA07 , 5F032AA35 , 5F032AA47 , 5F032AA82 , 5F032BA05 , 5F032BB01 , 5F032CA17 , 5F032DA13 , 5F032DA16 , 5F032DA22 , 5F048AA04 , 5F048AC04 , 5F048BA05 , 5F048BA14 , 5F048BA16 , 5F048BC15 , 5F048BD09 , 5F048BG07 , 5F048BG13 , 5F048BG14 , 5F110AA16 , 5F110BB04 , 5F110DD05 , 5F110DD13 , 5F110GG01 , 5F110GG02 , 5F110GG06 , 5F110GG12 , 5F110GG19 , 5F110NN62 , 5F152LN08 , 5F152LN21 , 5F152LN32 , 5F152MM04 , 5F152NN03 , 5F152NN04 , 5F152NN15 , 5F152NN29 , 5F152NP02 , 5F152NP04 , 5F152NQ03

Patent cited by the Patent：

Cited by examiner (6)

半導体ウエハの製造方法、半導体ウエハ、半導体集積回路装置の製造方法および半導体集積回路装置
Gazette classification：公開公報 Application number：特願平6-265529 Applicant：株式会社日立製作所
疑似基板構造体及びその製造方法
Gazette classification：公開公報 Application number：特願平6-246426 Applicant：インターナショナル・ビジネス・マシーンズ・コーポレイション
半導体への不純物導入方法及び装置
Gazette classification：公開公報 Application number：特願平6-081208 Applicant：株式会社日立製作所

Show all

Return to Previous Page