Pat
J-GLOBAL ID:200903083832582733

誘電体膜を用いた半導体装置の製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 若林 忠
Gazette classification:公開公報
Application number (International application number):1997133637
Publication number (International publication number):1998326865
Application date: May. 23, 1997
Publication date: Dec. 08, 1998
Summary:
【要約】【課題】 金属複合酸化膜の強誘電体または高誘電体を容量絶縁膜に用いた容量素子を覆うようにシリコン酸化膜またはシリコン窒化膜を形成する場合の膜形成時に発生する水素による素子特性の劣化を防止し、また強誘電体容量素子を覆っている絶縁膜のエッチング時に存在する水素による素子特性の劣化を防止する。【解決手段】 強誘電体または高誘電体容量素子を取り囲むシリコン酸化膜あるいはシリコン窒化膜の成膜と、容量素子形成後の絶縁膜のエッチングにおいて、成膜雰囲気中およびエッチング雰囲気中に単体水素を含ませないことにより強誘電体容量素子の漏洩電流の増大、絶縁耐圧の低下、分極特性の劣化を防止する。
Claim (excerpt):
誘電体容量を用いた半導体装置の製造方法において、強誘電体または高誘電体容量素子を覆う保護膜の成膜時の成膜雰囲気中に、単体水素を存在させないこと、あるいは活性化させないことを特徴とする半導体装置の製造方法。
IPC (7):
H01L 27/04 ,  H01L 21/822 ,  H01L 27/108 ,  H01L 21/8242 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792
FI (3):
H01L 27/04 C ,  H01L 27/10 651 ,  H01L 29/78 371
Patent cited by the Patent:
Cited by examiner (10)
Show all

Return to Previous Page