Pat
J-GLOBAL ID:200903084607701657
半導体装置及びその製造方法
Inventor:
,
,
,
,
,
Applicant, Patent owner:
Agent (1):
伊丹 勝
Gazette classification:公開公報
Application number (International application number):1999252181
Publication number (International publication number):2000174242
Application date: Sep. 06, 1999
Publication date: Jun. 23, 2000
Summary:
【要約】【課題】 ゲート電極間短絡を確実に防止した半導体装置とその製造方法を提供する。【解決手段】 シリコン基板11にゲート絶縁膜15を介して第1のゲート電極材料膜16aを堆積した後、マスク材を用いて素子分離用溝13を加工し、素子分離絶縁膜14を埋め込む。マスク材を除去した後、等方性エッチングにより素子分離絶縁膜14の上端部コーナーAを後退させる。その後第2のゲート電極材料膜16bを堆積し、層間ゲート絶縁膜17を介して制御ゲート電極18を形成する。制御ゲート電極18のパターニング時に同時に、ゲート電極材料膜16b,16aをエッチングして、浮遊ゲート電極16を形成する。
Claim (excerpt):
半導体基板と、この半導体基板に形成された溝に半導体基板の面より突出した状態に埋め込まれた素子分離絶縁膜と、前記半導体基板の前記素子分離絶縁膜により囲まれた領域に形成された、前記素子分離絶縁膜の埋め込み前にゲート絶縁膜を介して堆積されたゲート電極材料膜を含むゲート電極を有するトランジスタとを備えた半導体装置において、前記素子分離絶縁膜は、その上端部コーナーが選択的に後退処理されていることを特徴とする半導体装置。
IPC (3):
H01L 27/115
, H01L 21/76
, H01L 27/10 481
FI (3):
H01L 27/10 434
, H01L 27/10 481
, H01L 21/76 L
Patent cited by the Patent:
Cited by applicant (7)
-
半導体装置の製造方法
Gazette classification:公開公報
Application number:特願平8-015697
Applicant:ソニー株式会社
-
半導体記憶装置及び製造方法
Gazette classification:公開公報
Application number:特願平8-054724
Applicant:株式会社東芝
-
半導体記憶装置及びその製造方法
Gazette classification:公開公報
Application number:特願平9-053004
Applicant:ソニー株式会社
-
半導体装置の製造方法
Gazette classification:公開公報
Application number:特願平5-322861
Applicant:株式会社東芝
-
半導体記憶装置およびその製造方法
Gazette classification:公開公報
Application number:特願平10-272181
Applicant:ソニー株式会社
-
トレンチ分離を用いる不揮発性半導体記憶装置およびその製造方法
Gazette classification:公開公報
Application number:特願平9-355367
Applicant:三菱電機株式会社
-
半導体装置及びその製造方法
Gazette classification:公開公報
Application number:特願平9-182479
Applicant:株式会社東芝
Show all
Cited by examiner (1)
-
半導体装置の製造方法
Gazette classification:公開公報
Application number:特願平8-015697
Applicant:ソニー株式会社
Return to Previous Page