Pat
J-GLOBAL ID:200903084657975057

半導体装置及びその製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 春日 讓
Gazette classification:公開公報
Application number (International application number):2001008301
Publication number (International publication number):2002217409
Application date: Jan. 16, 2001
Publication date: Aug. 02, 2002
Summary:
【要約】【課題】誘電特性を保ちつつ、物理的膜厚を厚くし、リーク電流の発生が防止された半導体装置を実現する。【解決手段】シリコン基板1の一主面側に、酸化チタンを主構成材料とするゲート絶縁膜6、7が形成されている。また、これらゲート絶縁膜6、7に接触してゲート電極膜8、9とが形成されている。これらゲート電極膜8、9の主構成材料を酸化ルテニウムまたは酸化イリジウムとする。ゲート絶縁膜6、7である酸化チタンにゲート電極膜8、9から導電性元素が拡散して入り込まないようにするためには、酸化チタンに接触するゲート電極膜8、9の主材料として酸化ルテニウムまたは酸化イリジウムを用いることが有効である。これによって、誘電特性を保ちつつ、物理的膜厚を厚くし、リーク電流の発生が防止された半導体装置を実現することができる。
Claim (excerpt):
半導体基板と、上記半導体基板の一主面側に形成され、酸化チタンを主構成材料とするゲート絶縁膜と、上記ゲート絶縁膜に接触して形成され、主構成材料が酸化ルテニウムまたは酸化イリジウムであるゲート電極膜と、を備えることを特徴とする半導体装置。
IPC (5):
H01L 29/78 ,  H01L 27/105 ,  H01L 27/108 ,  H01L 21/8242 ,  H01L 29/43
FI (5):
H01L 29/78 301 G ,  H01L 27/10 444 B ,  H01L 27/10 621 C ,  H01L 27/10 651 ,  H01L 29/62 G
F-Term (54):
4M104AA01 ,  4M104BB01 ,  4M104BB04 ,  4M104BB36 ,  4M104CC05 ,  4M104DD19 ,  4M104DD37 ,  4M104DD43 ,  4M104DD79 ,  4M104EE03 ,  4M104EE12 ,  4M104EE15 ,  4M104EE16 ,  4M104FF13 ,  4M104FF16 ,  4M104GG09 ,  4M104GG14 ,  4M104GG16 ,  4M104GG19 ,  4M104HH16 ,  4M104HH20 ,  5F040DA00 ,  5F040DC01 ,  5F040EA08 ,  5F040EC01 ,  5F040EC04 ,  5F040EC12 ,  5F040ED01 ,  5F040ED02 ,  5F040ED03 ,  5F040EJ02 ,  5F040EL02 ,  5F040FA05 ,  5F083AD01 ,  5F083AD24 ,  5F083FR02 ,  5F083GA06 ,  5F083GA28 ,  5F083JA02 ,  5F083JA32 ,  5F083JA38 ,  5F083JA39 ,  5F083JA43 ,  5F083JA56 ,  5F083MA06 ,  5F083MA17 ,  5F083MA20 ,  5F083PR21 ,  5F083PR22 ,  5F083PR43 ,  5F083PR44 ,  5F083PR53 ,  5F083PR54 ,  5F083ZA12
Patent cited by the Patent:
Cited by examiner (8)
Show all

Return to Previous Page