Pat
J-GLOBAL ID：200903086810156519

半導体装置の製造方法

Inventor：
小西 淳一

About 小西 淳一


Applicant, Patent owner：
株式会社リコー

About 株式会社リコー


Agent (1)： 野口 繁雄
Gazette classification：公開公報
Application number (International application number)：2004226283
Publication number (International publication number)：2006049453
Application date： Aug. 03, 2004
Publication date： Feb. 16, 2006
Summary：
【課題】 しきい値電圧調整のためのイオン注入工程や半導体ウェハ表面に付着した異物を除去するための純水リンス処理を省略することなく、ゲート酸化膜の絶縁破壊耐圧の歩溜りの低下やゲート酸化膜の信頼性の低下といった不具合を改善する。【解決手段】 シリコン基板2の表面にゲート酸化膜を形成する際や、レジストマスクを除去した後などは、シリコン基板2の表面の清浄化を行なう。シリコン基板2の清浄化は、純水リンス処理と各種洗浄液を用いた洗浄とを組み合わせて行なわれるが、特に、シリコン基板2の表面にゲート酸化膜が形成され、ゲート酸化膜が表面に露出した状態である場合では、シリコン基板2の表面に純水リンス処理を施した後の洗浄では洗浄液としてフッ酸を含む溶液を用いない。【選択図】図1
Claim (excerpt)：
ウェハに対しゲート酸化処理を行なって前記ウェハ上にゲート酸化膜を形成し、前記ゲート酸化処理で形成された前記ゲート酸化膜が前記ウェハの表面に露出した状態で前記ウェハの表面に対して純水リンス処理を行なった後、さらに所定の洗浄処理を行ない、その後、前記ゲート酸化膜上にゲート電極を形成する工程を少なくとも含む半導体装置の製造方法において、 前記所定の洗浄処理において洗浄液としてフッ酸を含む溶液を用いないことを特徴とする半導体装置の製造方法。
IPC (4)：
H01L 21/304 ,  H01L 29/78 ,  H01L 21/823 ,  H01L 27/088
FI (3)：
H01L21/304 647Z ,  H01L29/78 301G ,  H01L27/08 102C
F-Term (19)：
5F048AA05 ,  5F048AA07 ,  5F048AC01 ,  5F048BA01 ,  5F048BB05 ,  5F048BB16 ,  5F048BB18 ,  5F048BG12 ,  5F048DA00 ,  5F140AA19 ,  5F140AB01 ,  5F140BA01 ,  5F140BE02 ,  5F140BE07 ,  5F140BE13 ,  5F140BE15 ,  5F140BF01 ,  5F140BF04 ,  5F140CB01
Patent cited by the Patent：
Cited by applicant (3) Cited by examiner (5)
Show all

Return to Previous Page

TOP

BOTTOM