Pat
J-GLOBAL ID：200903087965641720

モノリシックに集積化された半導体材料およびデバイス

Inventor：
フィッツジェラルド, ユージン エー.

About フィッツジェラルド, ユージン エー.


Applicant, Patent owner：
マサチューセッツ・インスティテュート・オブ・テクノロジー

About マサチューセッツ・インスティテュート・オブ・テクノロジー


Agent (3)： 山本 秀策 ,  安村 高明 ,  森下 夏樹
Gazette classification：公表公報
Application number (International application number)：2008538998
Publication number (International publication number)：2009514252
Application date： Nov. 01, 2006
Publication date： Apr. 02, 2009
Summary：
単結晶シリコンおよび単結晶非シリコン材料と、デバイスとをモノリシックに集積化するための方法および構造が提供される。ある構造では、半導体構造は、シリコン基板と、シリコン基板を覆って配置された第1の単結晶半導体層とを含み、第1の単結晶半導体層は、緩和シリコンの格子定数とは異なる格子定数を有する。半導体構造は、第1の領域内の第1の単結晶半導体層を覆って配置された絶縁層と、第1の領域内の絶縁層を覆って配置された単結晶シリコン層と、第2の領域内の第1の単結晶半導体層の少なくとも一部を覆って配置され、第1の領域には存在しない第2の単結晶半導体層とをさらに含む。第2の単結晶半導体層は、緩和シリコンの格子定数とは異なる格子定数を有する。
Claim (excerpt)：
シリコン基板と、 該シリコン基板を覆って配置された第1の単結晶半導体層であって、該第1の単結晶半導体層が緩和シリコンの格子定数とは異なる格子定数を有する、第1の単結晶半導体層と、 第1の領域内の該第1の単結晶半導体層を覆って配置された絶縁層と、 該第1の領域内の該絶縁層を覆って配置された単結晶シリコン層と、 第2の領域内の該第1の単結晶半導体層の少なくとも一部を覆って配置され、該第1の領域には存在しない、第2の単結晶半導体層であって、該第2の単結晶半導体層が該緩和シリコンの格子定数とは異なる格子定数を有する、第2の単結晶半導体層と を含む、半導体構造。
IPC (5)：
H01L 33/00 ,  H01L 21/762 ,  H01L 21/76 ,  H01L 21/02 ,  H01L 27/12
FI (5)：
H01L33/00 A ,  H01L21/76 D ,  H01L21/76 L ,  H01L27/12 B ,  H01L27/12 F
F-Term (33)：
5F032AA06 ,  5F032AA34 ,  5F032AA82 ,  5F032BA06 ,  5F032CA05 ,  5F032CA06 ,  5F032CA09 ,  5F032CA10 ,  5F032CA15 ,  5F032CA16 ,  5F032CA17 ,  5F032CA18 ,  5F032CA20 ,  5F032CA21 ,  5F032DA13 ,  5F032DA16 ,  5F032DA23 ,  5F032DA24 ,  5F032DA30 ,  5F032DA60 ,  5F041AA31 ,  5F041CA03 ,  5F041CA05 ,  5F041CA22 ,  5F041CA34 ,  5F041CA35 ,  5F041CA40 ,  5F041CA65 ,  5F041CA74 ,  5F041CB22 ,  5F041CB27 ,  5F041CB32 ,  5F041CB33
Patent cited by the Patent：
Cited by examiner (15)
Show all

Return to Previous Page

TOP

BOTTOM