Pat
J-GLOBAL ID：200903088985180482

位相シフト同期回路

Inventor：
秋田 浩伸

About 秋田 浩伸


Applicant, Patent owner：
株式会社東芝

About 株式会社東芝


Agent (1)： 鈴江 武彦 (外6名)
Gazette classification：公開公報
Application number (International application number)：1998369322
Publication number (International publication number)：2000194440
Application date： Dec. 25, 1998
Publication date： Jul. 14, 2000
Summary：
【要約】【課題】 SAD方式の位相シフト同期回路は、占有面積、消費電力が大きく、同期を取り得る周波数範囲を広げることが困難であった。【解決手段】 位相が内部クロック信号Tuより進んだ内部クロック信号aTuは、ディレイモニタDLMを構成する出力バッファ回路12a〜12dを介して第1の遅延線DL1に供給されるとともに、第1、第2の遅延線DL1、DL2を制御する図示せぬ制御部に供給される。第2の遅延線DL2の出力端には出力バッファ回路12e、12fが直列接続されている。出力バッファ回路12fからは内部クロック信号Duが出力され、出力バッファ回路12eからは内部クロック信号Duより位相が進んだ内部クロック信号aDuが出力される。
Claim (excerpt)：
第1のクロック信号が入力され、この第1のクロック信号に同期し、第1のクロック信号から位相がシフトされた第2のクロック信号及びこの第2のクロック信号より位相が進んだ第3のクロック信号を出力する第1の同期回路と、前記第3のクロック信号が供給され、この第3のクロック信号に同期し、第3のクロック信号から位相がシフトされた第4のクロック信号、及びこの第4のクロック信号より位相が進んだ第5のクロック信号を生成する第2の同期回路とを具備することを特徴とする位相シフト同期回路。
IPC (4)：
G06F 1/10 ,  G11C 11/407 ,  H01L 27/10 ,  H03L 7/00
FI (5)：
G06F 1/04 330 A ,  H01L 27/10 ,  H03L 7/00 D ,  G11C 11/34 354 C ,  G11C 11/34 362 S
F-Term (19)：
5B024AA01 ,  5B024AA07 ,  5B024AA15 ,  5B024BA21 ,  5B024BA23 ,  5B024CA07 ,  5B079CC02 ,  5B079CC14 ,  5B079DD06 ,  5B079DD13 ,  5F083AD00 ,  5F083GA05 ,  5F083GA09 ,  5J106AA03 ,  5J106CC59 ,  5J106DD24 ,  5J106KK38 ,  5J106KK39 ,  5J106KK40
Patent cited by the Patent：
Cited by examiner (8)
  • クロック制御回路
    Gazette classification：公開公報   Application number：特願平9-100490   Applicant：株式会社東芝
  • 半導体回路装置
    Gazette classification：公開公報   Application number：特願平9-157853   Applicant：日本電気株式会社
  • 同期式遅延回路
    Gazette classification：公開公報   Application number：特願平9-123040   Applicant：日本電気株式会社
Show all

Return to Previous Page

TOP

BOTTOM