Pat
J-GLOBAL ID：200903092828527557

電子デバイスのゲート酸化物を硬化させる方法及び半導体デバイス

Inventor：
シュー-リュエン・ワン

About シュー-リュエン・ワン

, 
チャン-シェン・ヤオ

About チャン-シェン・ヤオ

, 
ウェン-チン・イー

About ウェン-チン・イー


Applicant, Patent owner：
エルエスアイ ロジック コーポレーション

About エルエスアイ ロジック コーポレーション


Agent (1)： 社本 一夫 (外5名)
Gazette classification：公開公報
Application number (International application number)：1998304413
Publication number (International publication number)：1999204793
Application date： Oct. 26, 1998
Publication date： Jul. 30, 1999
Summary：
【要約】【課題】 ゲート酸化物/ポリシリコンの界面にドーパント濃度の低い領域を形成することなくゲート酸化物を硬化させる方法を提供する。【解決手段】 ゲート酸化物34の上にポリシリコンを堆積させ、その後、窒素注入及びアニーリング処理を行う。この時点において、窒素濃度のピーク42、44は、ゲート酸化物34の単結晶基板36及びポリシリコンゲート電極38との界面に存在する。これにより、ゲート酸化物34が効果的に硬化される。第3のポリシリコンゲート電極が、ポリシリコンゲート電極のバルクに存在する。上述のプロセスにおいて、窒素濃度のピークを有するポリシリコン層の領域が除去される。次に、電子的に活性なドーパントが注入される。そうではなく、新しいポリシリコン層を堆積させ、その後、電子的に活性なドーパントの注入を行うこともできる。従って、本発明の方法は、電子的に活性なドーパントの拡散の防止を排除する。
Claim (excerpt)：
部分的に作製された電子デバイスのゲート酸化物を硬化させる方法であって、ゲート酸化物の上に堆積された第1のポリシリコン層に窒素イオンを注入する工程と、前記ゲート酸化物、及び、前記第1のポリシリコン層のバルクの箇所に窒素が集中するようにアニーリング処理を行う工程と、前記第1のポリシリコン層の頂部からポリシリコンを除去し、前記第1のポリシリコン層のバルクの窒素が集中する前記箇所をもたない第2のポリシリコン層を形成する工程とを備えること、を特徴とする方法。
IPC (2)：
H01L 29/78 ,  H01L 21/316
FI (2)：
H01L 29/78 301 G ,  H01L 21/316 S
Patent cited by the Patent：
Cited by applicant (12)
Show all
Cited by examiner (22)
  • 特開昭52-146567
  • 半導体装置の製造方法
    Gazette classification：公開公報   Application number：特願平4-221462   Applicant：富士通株式会社
  • 半導体装置の製造方法
    Gazette classification：公開公報   Application number：特願平4-294094   Applicant：川崎製鉄株式会社
Show all

Return to Previous Page

TOP

BOTTOM