Pat
J-GLOBAL ID:201003049131140954
半導体装置
Inventor:
Applicant, Patent owner:
Gazette classification:公開公報
Application number (International application number):2009273056
Publication number (International publication number):2010156963
Application date: Dec. 01, 2009
Publication date: Jul. 15, 2010
Summary:
【課題】開口率の高い半導体装置又はその作製方法を提供することを目的の一とする。また、消費電力の低い半導体装置又はその作製方法を提供することを目的の一とする。【解決手段】絶縁表面を有する基板上に設けられた酸化物半導体層と、酸化物半導体層を覆うゲート絶縁膜と、ゲート絶縁膜上に設けられた第1の導電層と第2の導電層との順で積層されたゲート電極を含むゲート配線と、酸化物半導体層と、前記ゲート電極を含む前記ゲート配線を覆う絶縁膜と、絶縁膜上に設けられ、酸化物半導体層と電気的に接続され、第3の導電層と第4の導電層との順で積層されたソース電極を含むソース配線と、を有し、ゲート電極は、第1の導電層で形成され、ゲート配線は、第1の導電層と第2の導電層で形成され、ソース電極は、第3の導電層で形成され、ソース配線は、第3の導電層と第4の導電層で形成されている。【選択図】図1
Claim (excerpt):
絶縁表面を有する基板上に設けられた酸化物半導体層と、
前記酸化物半導体層を覆うゲート絶縁膜と、
前記ゲート絶縁膜上に設けられた第1の導電層と第2の導電層との順で積層されたゲート電極を含むゲート配線と、
前記酸化物半導体層と、前記ゲート電極を含む前記ゲート配線を覆う絶縁膜と、
前記絶縁膜上に設けられ、前記酸化物半導体層と電気的に接続され、第3の導電層と第4の導電層との順で積層されたソース電極を含むソース配線と、
を有し、
前記ゲート電極は、前記第1の導電層で形成され、
前記ゲート配線は、前記第1の導電層と第2の導電層で形成され、
前記ソース電極は、前記第3の導電層で形成され、
前記ソース配線は、前記第3の導電層と第4の導電層で形成されている半導体装置。
IPC (10):
G09F 9/30
, H01L 29/786
, H01L 29/417
, H01L 29/423
, H01L 29/49
, H01L 21/28
, H01L 21/768
, H01L 21/320
, G02F 1/136
, H01L 27/32
FI (12):
G09F9/30 338
, H01L29/78 612C
, H01L29/78 618B
, H01L29/78 617M
, H01L29/50 M
, H01L29/58 G
, H01L21/28 301B
, H01L21/28 301R
, H01L21/90 C
, H01L21/88 B
, G02F1/1368
, G09F9/30 365Z
F-Term (157):
2H092JA24
, 2H092JA34
, 2H092JA37
, 2H092JA41
, 2H092JB22
, 2H092JB31
, 2H092JB52
, 2H092MA05
, 2H092MA17
, 2H092NA07
, 2H092PA06
, 4M104AA03
, 4M104AA09
, 4M104BB02
, 4M104BB04
, 4M104BB05
, 4M104BB06
, 4M104BB09
, 4M104BB14
, 4M104BB16
, 4M104BB17
, 4M104BB18
, 4M104BB36
, 4M104BB39
, 4M104CC05
, 4M104DD07
, 4M104DD15
, 4M104DD16
, 4M104DD17
, 4M104DD18
, 4M104DD20
, 4M104DD63
, 4M104EE03
, 4M104EE14
, 4M104EE16
, 4M104EE17
, 4M104FF08
, 4M104GG04
, 4M104GG09
, 4M104GG10
, 4M104GG14
, 4M104HH03
, 4M104HH14
, 5C094AA06
, 5C094AA14
, 5C094AA15
, 5C094AA22
, 5C094AA43
, 5C094BA03
, 5C094BA27
, 5C094BA43
, 5C094BA75
, 5C094CA19
, 5C094DA13
, 5C094EA05
, 5C094EA10
, 5C094ED15
, 5C094FB12
, 5C094FB14
, 5C094FB19
, 5C094FB20
, 5C094GB10
, 5C094HA08
, 5C094HA10
, 5F033GG01
, 5F033GG04
, 5F033HH07
, 5F033HH08
, 5F033HH11
, 5F033HH13
, 5F033HH14
, 5F033HH17
, 5F033HH18
, 5F033HH19
, 5F033HH20
, 5F033HH21
, 5F033HH32
, 5F033HH33
, 5F033HH38
, 5F033JJ01
, 5F033KK01
, 5F033KK32
, 5F033KK33
, 5F033MM05
, 5F033MM08
, 5F033PP15
, 5F033PP19
, 5F033QQ02
, 5F033QQ08
, 5F033QQ09
, 5F033QQ34
, 5F033QQ37
, 5F033QQ73
, 5F033RR01
, 5F033RR03
, 5F033RR04
, 5F033RR05
, 5F033RR06
, 5F033RR07
, 5F033RR08
, 5F033RR14
, 5F033RR15
, 5F033RR21
, 5F033RR22
, 5F033SS08
, 5F033SS21
, 5F033SS22
, 5F033TT04
, 5F033UU04
, 5F033VV06
, 5F033VV15
, 5F033XX03
, 5F033XX10
, 5F033XX16
, 5F033XX25
, 5F033XX28
, 5F033XX33
, 5F033XX34
, 5F110AA03
, 5F110BB01
, 5F110CC01
, 5F110DD01
, 5F110DD02
, 5F110DD12
, 5F110DD13
, 5F110DD14
, 5F110DD15
, 5F110EE07
, 5F110EE23
, 5F110EE37
, 5F110FF01
, 5F110FF02
, 5F110FF03
, 5F110FF04
, 5F110FF09
, 5F110FF28
, 5F110GG01
, 5F110GG43
, 5F110GG57
, 5F110GG58
, 5F110HL02
, 5F110HL03
, 5F110HL04
, 5F110HL11
, 5F110HL22
, 5F110HL23
, 5F110HM19
, 5F110NN02
, 5F110NN12
, 5F110NN22
, 5F110NN23
, 5F110NN24
, 5F110NN27
, 5F110NN44
, 5F110NN72
, 5F110NN73
, 5F110QQ23
Patent cited by the Patent:
Cited by examiner (12)
-
アクティブマトリクス表示装置用薄膜トランジスタ基板
Gazette classification:公開公報
Application number:特願平5-235178
Applicant:松下電器産業株式会社
-
TFT型液晶表示装置
Gazette classification:公開公報
Application number:特願平6-205548
Applicant:ローム株式会社
-
液晶表示装置
Gazette classification:公開公報
Application number:特願平8-171534
Applicant:シャープ株式会社
Show all
Return to Previous Page