半導体装置

Inventor：
Applicant, Patent owner：
Agent (3)：森哲也 , 内藤嘉昭 , 坊野康博
Gazette classification：公開公報
Application number (International application number)：2009260838
Publication number (International publication number)：2011108773
Application date： Nov. 16, 2009
Publication date： Jun. 02, 2011
Summary：

【課題】絶縁層上の半導体層に形成された部分空乏型のトランジスターにおいて、高いON/OFF比と、安定動作を同時に実現できるようにした半導体装置を提供する。【解決手段】絶縁層上の半導体層に形成された部分空乏型の第1トランジスターと、前記半導体層に形成された第2トランジスターと、前記半導体層に形成された第3トランジスターと、を備え、前記第1トランジスターは、第1導電型の第1ソース又は第1ドレインを有し、前記第2トランジスターは、第1導電型の第2ソース又は第2ドレインを有し、前記第3トランジスターは、第2導電型の第3ソース又は第3ドレインを有し、前記第1ソース又は第1ドレインの一方と、前記第2ソース又は第2ドレインの一方とが電気的に接続され、前記第2ソース又は第2ドレインの他方と、前記第1トランジスターのボディ領域と、前記第3ソース又は第3ドレインの一方とが互いに電気的に接続されている。【選択図】図1

Claim (excerpt)：

絶縁層上の半導体層に形成された部分空乏型の第1トランジスターと、前記半導体層に形成された第2トランジスターと、前記半導体層に形成された第3トランジスターと、を備え、前記第1トランジスターは、前記半導体層上に絶縁膜を介して形成された第1ゲート電極と、前記第1ゲート電極の側方下の前記半導体層に形成された第1導電型の第1ソース又は第1ドレインと、を有し、前記第2トランジスターは、前記半導体層上に絶縁膜を介して形成された第2ゲート電極と、前記第2ゲート電極の側方下の前記半導体層に形成された第1導電型の第2ソース又は第2ドレインと、を有し、前記第3トランジスターは、前記半導体層上に絶縁膜を介して形成された第3ゲート電極と、前記第3ゲート電極の側方下の前記半導体層に形成された第2導電型の第3ソース又は第3ドレインと、を有し、前記第1ソース又は第1ドレインの一方と、前記第2ソース又は第2ドレインの一方とが電気的に接続され、前記第2ソース又は第2ドレインの他方と、前記半導体層であって前記第1ゲート電極直下の領域と、前記第3ソース又は第3ドレインの一方とが互いに電気的に接続されていることを特徴とする半導体装置。

IPC (8)：

H01L 29/786 , H01L 27/092 , H01L 21/823 , H01L 27/08 , H01L 27/04 , H01L 21/822 , H03K 19/00 , H03K 19/094

FI (8)：

H01L29/78 626B , H01L27/08 321A , H01L29/78 613A , H01L27/08 321L , H01L27/08 331E , H01L27/04 A , H03K19/00 C , H03K19/094 D

F-Term (72)：

5F038CA02 , 5F038CD04 , 5F038CD13 , 5F038EZ06 , 5F038EZ13 , 5F038EZ14 , 5F038EZ16 , 5F038EZ17 , 5F038EZ20 , 5F048AA07 , 5F048AC02 , 5F048AC04 , 5F048BA14 , 5F048BA16 , 5F048BB01 , 5F048BB06 , 5F048BB07 , 5F048BB08 , 5F048BB11 , 5F048BB12 , 5F048BB14 , 5F048BC01 , 5F048BD04 , 5F048BE09 , 5F048BF04 , 5F048BF05 , 5F048BF06 , 5F048BF11 , 5F048BF15 , 5F048BF16 , 5F048BF18 , 5F048BF19 , 5F048BG06 , 5F048BG12 , 5F048BH02 , 5F110AA02 , 5F110AA15 , 5F110BB04 , 5F110CC02 , 5F110DD05 , 5F110DD13 , 5F110EE09 , 5F110FF02 , 5F110FF23 , 5F110GG01 , 5F110GG02 , 5F110GG06 , 5F110GG12 , 5F110GG19 , 5F110GG32 , 5F110GG52 , 5F110GG60 , 5F110HJ01 , 5F110HJ13 , 5F110HK05 , 5F110HK40 , 5F110HL04 , 5F110HM17 , 5F110HM19 , 5F110NN66 , 5F110NN78 , 5J056AA03 , 5J056BB00 , 5J056DD12 , 5J056DD28 , 5J056EE03 , 5J056EE04 , 5J056EE06 , 5J056EE07 , 5J056GG09 , 5J056KK02 , 5J056KK03

Patent cited by the Patent：

Cited by examiner (9)

半導体装置およびそれを用いた半導体集積回路
Gazette classification：公開公報 Application number：特願2005-222708 Applicant：株式会社ルネサステクノロジ
半導体回路及びMOS-DRAM
Gazette classification：公開公報 Application number：特願平6-282306 Applicant：三菱電機株式会社
CMOS集積回路の動作特性の最適化
Gazette classification：公開公報 Application number：特願平9-102175 Applicant：テキサスインスツルメンツインコーポレイテツド

Show all

Return to Previous Page