半導体装置

Inventor：
Applicant, Patent owner：
Agent (1)：日向寺雅彦
Gazette classification：公開公報
Application number (International application number)：2010202068
Publication number (International publication number)：2012059943
Application date： Sep. 09, 2010
Publication date： Mar. 22, 2012
Summary：

【課題】半導体装置のオン抵抗を低下させる。【解決手段】半導体装置は、第1導電形のドレイン層と、前記ドレイン層の上に設けられた第1導電形のドリフト層と、前記ドリフト層の上に設けられた第2導電形のベース領域と、前記ベース領域の表面に選択的に設けられた第1導電形のソース領域と、前記ソース領域の表面から前記ベース領域を貫通して、前記ドリフト層に接する複数の第1トレンチ内に第1絶縁膜を介して設けられた第1ゲート電極と、前記第1トレンチ内において、前記第1ゲート電極の下に、第2絶縁膜を介して設けられたフィールドプレート電極と、前記第1トレンチどうしのあいだにおいて前記ソース領域の表面から前記ベース領域を貫通して前記ドリフト層に接する第2トレンチ内に第3絶縁膜を介して設けられた第2ゲート電極と、前記ドレイン層に接続されたドレイン電極と、前記ソース領域および前記ベース領域に接続されたソース電極と、を備える。【選択図】図1

Claim (excerpt)：

第1導電形のドレイン層と、前記ドレイン層の上に設けられた第1導電形のドリフト層と、前記ドリフト層の上に設けられた第2導電形のベース領域と、前記ベース領域の表面に選択的に設けられた第1導電形のソース領域と、前記ソース領域の表面から前記ベース領域を貫通して、前記ドリフト層に接する複数の第1トレンチ内に第1絶縁膜を介して設けられた第1ゲート電極と、前記第1トレンチ内において、前記第1ゲート電極の下に、第2絶縁膜を介して設けられたフィールドプレート電極と、前記第1トレンチどうしのあいだにおいて前記ソース領域の表面から前記ベース領域を貫通して前記ドリフト層に接する第2トレンチ内に第3絶縁膜を介して設けられた第2ゲート電極と、前記ドレイン層に接続されたドレイン電極と、前記ソース領域および前記ベース領域に接続されたソース電極と、を備えたことを特徴とする半導体装置。

IPC (3)：

H01L 29/78 , H01L 21/336 , H01L 29/06

FI (8)：

H01L29/78 652K , H01L29/78 652S , H01L29/78 653A , H01L29/78 658G , H01L29/78 652M , H01L29/78 652P , H01L29/06 301F , H01L29/06 301V

Patent cited by the Patent：

Cited by examiner (8)

トレンチゲート構造を有する半導体デバイスおよびその製造方法
Gazette classification：公開公報 Application number：特願2009-195339 Applicant：インフィネオンテクノロジーズオーストリアアクチエンゲゼルシャフト
窪んだフィールドプレートを備えたパワーMOSFET
Gazette classification：公表公報 Application number：特願2009-530396 Applicant：マックスパワー・セミコンダクター・インコーポレイテッド
半導体装置およびその製造方法
Gazette classification：公開公報 Application number：特願2007-312001 Applicant：株式会社ルネサステクノロジ

Show all

Return to Previous Page