Pat
J-GLOBAL ID:201303020523544020
半導体装置
Inventor:
,
Applicant, Patent owner:
Gazette classification:公開公報
Application number (International application number):2012259580
Publication number (International publication number):2013138191
Application date: Nov. 28, 2012
Publication date: Jul. 11, 2013
Summary:
【課題】酸化物半導体層の上下にゲート電極を有するトランジスタを、他の酸化物半導体層の上下にゲート電極を有するトランジスタと少なくとも一部を重畳する半導体装置において、当該半導体装置の歩留まりを高める。【解決手段】酸化物半導体層の上下にゲート電極を有する第1のトランジスタと、当該第1のトランジスタに少なくとも一部を重畳して設けられた酸化物半導体層の上下にゲート電極を有する第2のトランジスタと、を有し、第1のトランジスタおよび第2のトランジスタの第2のゲート電極として機能する導電膜を共通化した半導体装置である。なお、第2のゲート電極は、第1のトランジスタおよび第2のトランジスタのVthを制御するだけではなく、第1のトランジスタおよび第2のトランジスタそれぞれの第1のゲート電極から印加される電界の干渉を低減する効果も奏する。【選択図】図1
Claim (excerpt):
第1のゲート電極、および前記第1のゲート電極と少なくとも一部が重畳する第2のゲート電極を有する酸化物半導体膜を用いた第1のトランジスタと、
前記第1のトランジスタに少なくとも一部を重畳して設けられた前記第2のゲート電極、および前記第2のゲート電極と少なくとも一部が重畳する第3のゲート電極を有する酸化物半導体膜を用いた第2のトランジスタと、を有することを特徴とする半導体装置。
IPC (4):
H01L 29/786
, H01L 21/336
, H01L 21/824
, H01L 27/108
FI (6):
H01L29/78 617N
, H01L29/78 618B
, H01L29/78 613Z
, H01L29/78 619A
, H01L27/10 621Z
, H01L27/10 671C
F-Term (86):
5F083AD02
, 5F083AD21
, 5F083GA10
, 5F083GA11
, 5F083GA28
, 5F083HA02
, 5F083HA06
, 5F083JA02
, 5F083JA36
, 5F083JA37
, 5F083JA39
, 5F083JA60
, 5F110AA04
, 5F110AA16
, 5F110BB02
, 5F110BB06
, 5F110BB11
, 5F110CC01
, 5F110DD01
, 5F110DD02
, 5F110DD03
, 5F110DD04
, 5F110DD05
, 5F110DD07
, 5F110DD08
, 5F110DD12
, 5F110DD13
, 5F110DD14
, 5F110DD15
, 5F110DD17
, 5F110EE01
, 5F110EE02
, 5F110EE03
, 5F110EE04
, 5F110EE06
, 5F110EE14
, 5F110EE30
, 5F110EE42
, 5F110EE44
, 5F110EE45
, 5F110FF01
, 5F110FF02
, 5F110FF04
, 5F110FF09
, 5F110FF27
, 5F110FF28
, 5F110FF29
, 5F110GG01
, 5F110GG06
, 5F110GG07
, 5F110GG12
, 5F110GG13
, 5F110GG14
, 5F110GG15
, 5F110GG16
, 5F110GG17
, 5F110GG25
, 5F110GG28
, 5F110GG29
, 5F110GG32
, 5F110GG34
, 5F110GG35
, 5F110GG42
, 5F110GG43
, 5F110GG44
, 5F110GG58
, 5F110HK01
, 5F110HK02
, 5F110HK03
, 5F110HK04
, 5F110HK06
, 5F110HK32
, 5F110HK33
, 5F110HK34
, 5F110NN03
, 5F110NN04
, 5F110NN22
, 5F110NN23
, 5F110NN24
, 5F110NN27
, 5F110NN33
, 5F110NN34
, 5F110NN35
, 5F110NN36
, 5F110NN72
, 5F110QQ19
Patent cited by the Patent:
Cited by examiner (11)
-
半導体装置の作製方法
Gazette classification:公開公報
Application number:特願2007-311892
Applicant:株式会社半導体エネルギー研究所
-
電界効果トランジスタ
Gazette classification:公開公報
Application number:特願平5-079695
Applicant:ソニー株式会社
-
半導体装置及びその製造方法
Gazette classification:再公表公報
Application number:JP2007066397
Applicant:日本電気株式会社
-
動的に調整可能な閾値電圧を有する3次元集積トランジスタの回路
Gazette classification:公開公報
Application number:特願2009-132492
Applicant:コミサリアアレネルジアトミク
-
不揮発性のラッチ回路及び論理回路並びにそれを用いた半導体装置
Gazette classification:公開公報
Application number:特願2010-255517
Applicant:株式会社半導体エネルギー研究所
-
半導体装置
Gazette classification:公開公報
Application number:特願2010-246939
Applicant:株式会社半導体エネルギー研究所
-
半導体装置の作製方法
Gazette classification:公開公報
Application number:特願2008-303618
Applicant:株式会社半導体エネルギー研究所
-
相補型スイッチ回路
Gazette classification:公開公報
Application number:特願2001-074764
Applicant:株式会社東芝
-
インバータ及びその動作方法並びにインバータを含む論理回路
Gazette classification:公開公報
Application number:特願2009-227723
Applicant:三星電子株式会社
-
半導体装置及びその製造方法
Gazette classification:公開公報
Application number:特願平9-310227
Applicant:株式会社日立製作所
-
メモリ素子およびその製造方法並びに集積回路
Gazette classification:公開公報
Application number:特願2000-233321
Applicant:ソニー株式会社
Show all
Return to Previous Page