半導体装置

Inventor： , ,
Applicant, Patent owner：
Gazette classification：公開公報
Application number (International application number)：2013082819
Publication number (International publication number)：2013236072
Application date： Apr. 11, 2013
Publication date： Nov. 21, 2013
Summary：

【課題】酸化物半導体をチャネル形成領域に用いたnチャネル型のトランジスタにおいて、正のしきい値電圧を有し、所謂ノーマリオフのスイッチング素子を実現するトランジスタ構造を提供する。【解決手段】第1のゲート電極層と第2のゲート電極層との間に、絶縁層を介して酸化物半導体積層を有し、該酸化物半導体積層において、チャネル形成領域の膜厚が、その他の領域よりも小さいトランジスタを構成する。また、上記のトランジスタにおいて、ゲート電極層の一方は、しきい値電圧を制御するための所謂バックゲートとして備えられている。該バックゲートに与える電位の高さを制御することで、トランジスタのしきい値電圧を制御することができるため、トランジスタをノーマリオフに維持することが容易となる。【選択図】図1

Claim (excerpt)：

絶縁表面上の第1のゲート電極層と、前記第1のゲート電極層上の第1の絶縁層と、前記第1の絶縁層を介して、前記第1のゲート電極層と重畳し、第1の酸化物半導体層及び第2の酸化物半導体層を含む酸化物半導体積層と、前記第2の酸化物半導体層上に接するソース電極層及びドレイン電極層と、前記酸化物半導体積層の一部、前記ソース電極層及び前記ドレイン電極層上に接する第2の絶縁層と、前記第2の絶縁層を介して、前記酸化物半導体積層と重畳する第2のゲート電極層と、を有し、前記酸化物半導体積層の前記第2の絶縁層と接する領域の膜厚は、前記ソース電極層及び前記ドレイン電極層と接する領域の膜厚よりも小さいことを特徴とする半導体装置。

IPC (14)：

H01L 29/786 , H01L 21/824 , H01L 27/108 , H01L 27/105 , H01L 27/115 , H01L 27/10 , H01L 21/336 , H01L 29/788 , H01L 29/792 , H01L 21/823 , H01L 27/088 , H01L 29/423 , H01L 29/49 , C23C 14/08

FI (17)：

H01L29/78 618C , H01L29/78 618B , H01L29/78 618E , H01L29/78 617N , H01L27/10 321 , H01L27/10 441 , H01L27/10 671Z , H01L27/10 621Z , H01L27/10 434 , H01L27/10 681A , H01L27/10 681B , H01L27/10 681F , H01L27/10 461 , H01L29/78 371 , H01L27/08 102E , H01L29/58 G , C23C14/08 K

F-Term (172)：

4K029BA50 , 4K029BB02 , 4K029BB07 , 4K029BD01 , 4K029CA06 , 4K029DA08 , 4K029GA01 , 4M104AA03 , 4M104AA08 , 4M104AA09 , 4M104BB01 , 4M104BB02 , 4M104BB04 , 4M104BB13 , 4M104BB14 , 4M104BB16 , 4M104BB17 , 4M104BB18 , 4M104BB21 , 4M104BB30 , 4M104BB31 , 4M104BB33 , 4M104BB36 , 4M104CC05 , 4M104GG09 , 5F048AC01 , 5F048AC10 , 5F048BA01 , 5F048BA14 , 5F048BA16 , 5F048BB11 , 5F048BB14 , 5F048BC06 , 5F048BF11 , 5F048BF16 , 5F048BG06 , 5F048BG11 , 5F048CB01 , 5F048CB03 , 5F048CB04 , 5F048CB08 , 5F048DA23 , 5F083AD02 , 5F083AD21 , 5F083AD49 , 5F083AD53 , 5F083AD69 , 5F083EP02 , 5F083EP22 , 5F083EP56 , 5F083ER02 , 5F083ER13 , 5F083ER21 , 5F083GA06 , 5F083GA10 , 5F083GA11 , 5F083GA25 , 5F083GA27 , 5F083JA35 , 5F083JA36 , 5F083JA37 , 5F083JA39 , 5F083JA40 , 5F083JA42 , 5F083JA44 , 5F083JA53 , 5F083JA56 , 5F083JA58 , 5F083JA60 , 5F083KA01 , 5F083KA19 , 5F083LA11 , 5F083LA12 , 5F083LA16 , 5F083LA19 , 5F083NA01 , 5F083PR36 , 5F083ZA04 , 5F083ZA12 , 5F083ZA13 , 5F083ZA14 , 5F083ZA15 , 5F101BA17 , 5F101BA19 , 5F101BB02 , 5F101BB08 , 5F101BC20 , 5F101BD02 , 5F101BD30 , 5F101BD35 , 5F101BD39 , 5F101BE02 , 5F101BE05 , 5F101BE07 , 5F101BF02 , 5F101BF09 , 5F101BH21 , 5F101BH23 , 5F110AA08 , 5F110BB03 , 5F110BB08 , 5F110BB11 , 5F110DD01 , 5F110DD02 , 5F110DD03 , 5F110DD04 , 5F110DD05 , 5F110DD12 , 5F110DD13 , 5F110DD14 , 5F110DD15 , 5F110DD17 , 5F110EE01 , 5F110EE02 , 5F110EE03 , 5F110EE04 , 5F110EE05 , 5F110EE06 , 5F110EE09 , 5F110EE11 , 5F110EE14 , 5F110EE23 , 5F110EE30 , 5F110EE37 , 5F110FF01 , 5F110FF02 , 5F110FF04 , 5F110FF05 , 5F110FF06 , 5F110FF09 , 5F110FF28 , 5F110FF30 , 5F110FF36 , 5F110GG01 , 5F110GG06 , 5F110GG13 , 5F110GG14 , 5F110GG15 , 5F110GG16 , 5F110GG17 , 5F110GG19 , 5F110GG22 , 5F110GG25 , 5F110GG28 , 5F110GG29 , 5F110GG35 , 5F110GG42 , 5F110GG43 , 5F110GG44 , 5F110GG58 , 5F110HK01 , 5F110HK02 , 5F110HK03 , 5F110HK04 , 5F110HK17 , 5F110HK21 , 5F110HL14 , 5F110HM03 , 5F110HM19 , 5F110NN03 , 5F110NN22 , 5F110NN23 , 5F110NN24 , 5F110NN27 , 5F110NN40 , 5F110NN72 , 5F110NN74 , 5F110NN77 , 5F110PP01 , 5F110PP10 , 5F110QQ09 , 5F110QQ19

Patent cited by the Patent：

Cited by examiner (7)

薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
Gazette classification：公開公報 Application number：特願2010-200570 Applicant：富士フイルム株式会社
半導体装置及びその作製方法
Gazette classification：公開公報 Application number：特願2010-268321 Applicant：株式会社半導体エネルギー研究所
半導体装置およびその作製方法
Gazette classification：公開公報 Application number：特願2010-262376 Applicant：株式会社半導体エネルギー研究所

Show all

Return to Previous Page