Art

J-GLOBAL ID：201402222812579570   Reference number：14A0682497

Multigate FinFET Device and Circuit Technology for 10nm and Beyond

10nm技術世代マルチゲートFinFETデバイス・回路技術

Author (9)： MASAHARA MEISHOKU (産業技術総合研) ,  ENDO KAZUHIKO (産業技術総合研) ,  OUCHI SHIN'ICHI (産業技術総合研) ,  MATSUKAWA TAKASHI (産業技術総合研) ,  LIU Youngxun (産業技術総合研) ,  MIGITA SHINJI (産業技術総合研) ,  MIZUBAYASHI WATARU (産業技術総合研) ,  MORITA YUKINORI (産業技術総合研) ,  OTA HIROYUKI (産業技術総合研)
Material： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
Volume： 114  Issue： 13(ICD2014 1-18)  Page： 77-82  Publication year： Apr. 10, 2014 
JST Material Number： S0532B  ISSN： 0913-5685  Document type： Proceedings
Article type： 原著論文  Country of issue： Japan (JPN)  Language： JAPANESE (JA)

Thesaurus term： *gate (semiconductor) ,  *FET ,  fin (machine element) ,  *consumed electric power ,  *variance ,  *amorphous metal ,  *SRAM ,  *noise margin ,  data reading ,  current distribution ,  histogram ,  dispersion ,  static noise margin
Semi thesaurus term： multi gate ,  FinFET ,  standby electricity consumption ,  metal gate ,  独立ゲート ,  double gate

JST classification (2)： Transistors  (NC03070N) ,  Semiconductor integrated circuit  (NC03162T)

Reference (12)：

• 林豊、”絶縁ゲート型電界効果トランジスタ”、特願:昭55-85706.
• D. Hisamoto, W. Lee, J. Kedzierski, E. Anderson, H. Takeuchi, K. Asano, T. King, J. Bokar, and C. Hu, ”A folded-channel MOSFET for deep-sub-tenth micron era,” Tech. Dig. IEDM, pp.1032-1035, Dec. 1998.
• T. Matsukawa, S. O'uchi, K. Endo, Y. Ishikawa, H. Yamauchi, Y.X. Liu, J. Tsukada, K. Ishii, K. Sakamoto, and M. Masahara, ”Comprehensive analysis of variability sources of FinFET characteristics,” Tech. Dig. Symp. VLSI Technology, pp.118-119, June 2009.
• T. Matsukawa, Y.X. Liu, W. Mizubayashi, J. Tsukada, H. Yamauchi, K. Endo, Y. Ishikawa, S. O'uchi, H. Ota, S. Migita, Y. Morita, and M. Masahara, ”Suppressing V_t and G_m Variability of FinFETs Using Amorphous Metal Gate for 14nm and Beyond”, Tech. Dig. IEDM, pp. 175-178, Dec, 2012.
• M.J.M.Pelgrom, A.C.J.Duinmaijer, A.P.G.Welbers, ”Matching properties of MOS transistors,” IEEE J. Solid-State Circuits, Vol. 24, no. 5, pp.1433-1439, May 1989.

Terms in the title (4)： 世代 ,  マルチゲート ,  FinFET ,  回路技術