特許
J-GLOBAL ID:201903018085044361
ソースのエッジに隣接するソースコンタクトを有するメモリアレイを含む装置
発明者:
出願人/特許権者:
代理人 (2件):
大菅 義之
, 野村 泰久
公報種別:特許公報
出願番号(国際出願番号):特願2016-555611
特許番号:特許第6599880号
出願日: 2015年03月05日
請求項(抜粋):
【請求項1】 第1のメモリアレイに結合された第1のソースプレートと第2のメモリアレイに結合された第2のソースプレートとを少なくとも含む、少なくとも2つのソースであって、前記第1および第2のメモリアレイの各々はメモリセルの垂直のストリング、制御ゲート、及び、データ線を含む、前記少なくとも2つのソースと、
第1の方向に延在し前記第1のソースプレート及び前記第2のソースプレートに結合されるソース導体であって、前記ソース導体は、前記第1のソースプレートの対向エッジの第1の組の各々のエッジに隣接して垂直に延在する複数の第1のソースコンタクトを通じて前記第1のソースプレートに結合され、前記第2のソースプレートの対向エッジの第2の組の各々のエッジに隣接する複数の第2のソースコンタクトを通じて前記第2のソースプレートに結合され、前記対向エッジの第1の組及び前記対向エッジの第2の組は、前記第1の方向に直交する第2の方向に延在する、前記ソース導体と、
前記第2の方向に延在する前記第1のメモリアレイの複数のビット線であって、前記第1の方向に沿って、前記第1のソースプレートの前記対向エッジの第1の組の内の第1のエッジは、何れのビット線よりも前記複数の第1のソースコンタクトの内の個別の第1のソースコンタクトにより近く、前記個別の第1のソースコンタクトは、前記対向エッジの第1の組の間に配置され、前記対向エッジの第1の組の内の前記第1のエッジに隣接し、前記第1のソースコンタクトの何れも前記第1のメモリアレイの制御ゲートを通じて延在しない、前記複数のビット線と
を含む、装置。
IPC (7件):
H01L 27/1157 ( 201 7.01)
, H01L 27/1158 ( 201 7.01)
, H01L 27/1154 ( 201 7.01)
, H01L 27/1155 ( 201 7.01)
, H01L 21/336 ( 200 6.01)
, H01L 29/788 ( 200 6.01)
, H01L 29/792 ( 200 6.01)
FI (5件):
H01L 27/115 5
, H01L 27/115 2
, H01L 27/115 8
, H01L 27/115 6
, H01L 29/78 371
引用特許:
審査官引用 (7件)
-
不揮発性半導体記憶装置
公報種別:公開公報
出願番号:特願2008-080526
出願人:株式会社東芝
-
垂直型半導体装置
公報種別:公開公報
出願番号:特願2009-258267
出願人:三星電子株式会社
-
不揮発性半導体記憶装置
公報種別:公開公報
出願番号:特願2009-070533
出願人:株式会社東芝
全件表示
前のページに戻る