特許
J-GLOBAL ID：200903022675967163
半導体記憶装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-087983
公開番号（公開出願番号）：特開平10-283788
出願日： 1997年04月07日
公開日（公表日）： 1998年10月23日
要約：
【要約】【課題】 書き込み時のチャネル電位を十分に確保し、誤書き込みを防ぐ。【解決手段】 デ-タの書き込みは、ソ-ス側のメモリセルから実行される。デ-タの書き込み時において、選択ワ-ド線がWL2の場合、選択ワ-ド線WL2には、約16Vの電位が印加される。選択メモリセルに対しソ-ス線側に隣接するメモリセルの非選択ワ-ド線WL3の電位は、0Vに設定される。その他の非選択ワ-ド線WL1,WL4の電位は、約10Vに設定される。選択ワ-ド線がWL4の場合、非選択ワ-ド線WL1〜WL3には、約10Vの電位が印加される。
請求項（抜粋）：
メモリセルと、前記メモリセルに接続されるビット線と、プリチャ-ジ回路を含む読み出し回路と、前記ビット線と前記読み出し回路の間に接続される第1トランジスタとを具備し、前記ビット線は、前記第1トランジスタのゲ-トに第1電位が印加されているときに前記プリチャ-ジ回路によってプリチャ-ジされ、前記読み出し回路は、前記第1トランジスタのゲ-トに前記第1電位よりも低い第2電位が印加されているときに前記ビット線の電位の変化をセンスすることを特徴とする半導体記憶装置。
IPC (2件)：
FI (2件)：
G11C 17/00 641
, G11C 17/00 634 B
出願人引用 (7件)
全件表示
審査官引用 (2件)
前のページに戻る
