文献

J-GLOBAL ID：200902167210034564   整理番号：01A0700095

強誘電体ゲートFETメモリのための金属-強誘電体-絶縁体-半導体構造の記憶状態の保持時間の解析と改善

Analysis and Improvement of Retention Time of Memorized State of Metal-Ferroelectric-Insulator-Semiconductor Structure for Ferroelectric Gate FET Memory.

著者 (6件)： TAKAHASHI M (Osaka Univ., Osaka, JPN) ,  SUGIYAMA H (Osaka Univ., Osaka, JPN) ,  NAKAISO T (Osaka Univ., Osaka, JPN) ,  KODAMA K (Osaka Univ., Osaka, JPN) ,  NODA M (Osaka Univ., Osaka, JPN) ,  OKUYAMA M (Osaka Univ., Osaka, JPN)
資料名： Japanese Journal of Applied Physics. Part 1. Regular Papers, Short Notes & Review Papers  (Japanese Journal of Applied Physics. Part 1. Regular Papers, Short Notes & Review Papers)
巻： 40  号： 4B  ページ： 2923-2927  発行年： 2001年04月30日 
JST資料番号： G0520B  ISSN： 0021-4922  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： 強誘電体層と絶縁体層での漏れ電流密度の違いによる電荷注入効果...

シソーラス用語： *不揮発性メモリ ,...
準シソーラス用語： 強誘電体メモリ

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=01A0700095&from=J-GLOBAL&jstjournalNo=G0520B") }}

分類 (1件)： 半導体集積回路  (NC03162T)

引用文献 (11件)：

• 1) E. Tokumitsu, G. Fujii and H. Ishiwara: Appl. Phys. Lett. 75 (1999) 575.
• 2) S. B. Xiong and S. Sakai: Appl. Phys. Lett. 75 (1999) 1613.
• 3) Y. Shimada, M. Azuma, K. Nakano, S. Chaya, N. Moriwaki and T. Otsuki: Jpn. J. Appl. Phys. 36 (1997) 5912.
• 4) M. Ogai, T. Tamura, Y. Arimoto, K. Aizawa and H. Ishiwara: Ext. Abstr. 61st Autumn Meet. 2000 of the Jpn. Soc. Appl. Phys. (2000) p. 445 [in Japanese].
• 5) M. Okuyama, H. Sugiyama, T. Nakaiso and M. Noda: to be published in J. Integr. Ferroelectr. (2000).

タイトルに関連する用語 (5件)： 強誘電体ゲートFET ,  金属-強誘電体-絶縁体-半導体構造 ,  記憶状態 ,  保持時間 ,  解析