特許
J-GLOBAL ID：200903000112042712

半導体集積回路

発明者：
塚原 正大

塚原 正大 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について

, 
富士通ヴィエルエスアイ株式会社

富士通ヴィエルエスアイ株式会社 について


代理人 (1件)： 恩田 博宣
公報種別：公開公報
出願番号（国際出願番号）：特願平11-044490
公開番号（公開出願番号）：特開2000-243908
出願日： 1999年02月23日
公開日（公表日）： 2000年09月08日
要約：
【要約】【課題】 マッチング回路等の回路のワンチップ化のためインダクタやコンデンサ等の高周波部品を半導体集積回路上に取り込んでも、その高周波部品の高周波特性を損失の少ない優れたものとする。【解決手段】 半導体集積回路10は、マッチング回路を構成する高周波部品11をシリコン酸化膜14上の備える。P型半導体基板12上に形成されたN型エピタキシャル層13には、表層部にP型拡散層15が形成され、下層部に埋没層16が形成されている。埋没層16はN型エピタキシャル層13より低濃度のN型の半導体層からなる。高周波部品11からグランド電極GNDに高周波信号が抜ける回路の等価回路は、拡散層15とエピタキシャル層13間の接合容量Cp-epiが追加されるとともに、埋没層16の存在によってエピタキシャル層13と半導体基板12間の接合容量Cbur-subの値が小さくなっている。
請求項（抜粋）：
半導体基板の上方に位置する絶縁膜上に高周波部品が作製され、前記高周波部品と前記半導体基板の底面とに挟まれた領域内に、前記高周波部品から前記半導体基板の底面に設けられた電極面へ高周波信号が抜ける抜け道となる回路のインピーダンスを高くする損失抑制部が設けられていることを特徴とする半導体集積回路。
IPC (2件)：
H01L 27/04 ,  H01L 21/822
Fターム (15件)：
5F038AC03 ,  5F038AC05 ,  5F038AC08 ,  5F038AC12 ,  5F038AC15 ,  5F038AR02 ,  5F038AR14 ,  5F038AZ01 ,  5F038AZ04 ,  5F038CA02 ,  5F038DF01 ,  5F038DF02 ,  5F038EZ12 ,  5F038EZ14 ,  5F038EZ20
引用特許：
審査官引用 (13件)
全件表示

前のページに戻る

TOP

BOTTOM