特許
J-GLOBAL ID：200903000475534935

高周波モジュール

発明者：
小瀬村 孝彦

小瀬村 孝彦 について

, 
奥洞 明彦

奥洞 明彦 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 小池 晃 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-062550
公開番号（公開出願番号）：特開2003-264348
出願日： 2002年03月07日
公開日（公表日）： 2003年09月19日
要約：
【要約】【課題】 ベース基板部上に高精度かつ安定した高周波特性の高周波回路部を形成する。【解決手段】 ベース基板部2の平坦化されたビルドアップ形成面16上に、各層が誘電絶縁層上に配線パターンや成膜素子を形成してなる多層の配線層を有しかつ最上層の配線層17に配線パターンや成膜素子19とともに多数個のランド22とグランドパターン20とが形成された高周波回路部3と、この高周波回路部3の配線層17上に実装される半導体チップ4を備える。配線層17に形成されて成膜素子19と所定のランド22との間を接続する伝送線路24が、グランドパターン20に形成した抜きパターン領域20a内を導かれることにより、コプレーナ型伝送線路として構成される。
請求項（抜粋）：
多層プリント配線板を有し、最上層に平坦化処理が施されてビルドアップ形成面を形成してなるベース基板部と、各層が誘電絶縁層上に配線パターンや成膜素子が形成され上記ベース基板部のビルドアップ形成面上に積層形成された多層の配線層からなり、最上層の配線層に上記配線パターンや成膜素子とともに多数個のランドとグランドパターンとが形成された高周波回路部と、少なくとも上記高周波回路部の各ランド上に接合される端子と上記グランドパターンと接続されるグランド端子とを有し、上記高周波回路部の最上層に実装される半導体チップや電子部品からなる実装部品とを備え、上記高周波回路部の最上層の配線層に形成されて上記成膜素子と所定のランドとの間を接続する伝送線路が、上記グランドパターンに形成した抜きパターン領域内を絶縁保持されて導かれることにより、下層側にグランド面を定義しないコプレーナ型伝送線路として構成されることを特徴とする高周波モジュール。
IPC (4件)：
H05K 1/02 ,  H01L 23/12 301 ,  H01P 3/08 ,  H05K 3/46
FI (4件)：
H05K 1/02 J ,  H01L 23/12 301 Z ,  H01P 3/08 ,  H05K 3/46 Q
Fターム (32件)：
5E338AA03 ,  5E338AA16 ,  5E338CC02 ,  5E338CC06 ,  5E338CD12 ,  5E338CD23 ,  5E338CD24 ,  5E338EE11 ,  5E338EE23 ,  5E346AA12 ,  5E346AA13 ,  5E346AA15 ,  5E346AA35 ,  5E346BB06 ,  5E346BB11 ,  5E346CC10 ,  5E346CC32 ,  5E346CC53 ,  5E346CC54 ,  5E346DD03 ,  5E346DD23 ,  5E346DD32 ,  5E346DD33 ,  5E346DD44 ,  5E346EE33 ,  5E346GG17 ,  5E346GG18 ,  5E346GG22 ,  5E346HH06 ,  5E346HH25 ,  5J014CA41 ,  5J014CA56
引用特許：
審査官引用 (11件)
全件表示

前のページに戻る

TOP

BOTTOM