特許
J-GLOBAL ID：200903000721599308

信号線駆動回路、および、それを用いた表示装置

発明者：
前田 和宏

前田 和宏 について

, 
辻野 幸生

辻野 幸生 について

, 
▲高▼橋 敬治

▲高▼橋 敬治 について


出願人/特許権者：
シャープ株式会社

シャープ株式会社 について


代理人 (1件)： 原 謙三 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-262141
公開番号（公開出願番号）：特開2003-228349
出願日： 2002年09月06日
公開日（公表日）： 2003年08月15日
要約：
【要約】【課題】 互いに異なる信号線解像度の入力信号のいずれが入力される場合でも、各信号線を駆動する信号線駆動部へ、入力信号に応じたタイミングを指示できるにも拘わらず、低消費電力の信号線駆動回路を実現する。【解決手段】 データ信号線駆動回路3は、奇数番目のデータ信号線SL1、SL3...を駆動するサンプリングユニットSU1、SU3...に、各段が対応するシフトレジスタSRAと、当該シフトレジスタSRAとは別系統で、偶数番目のデータ信号線SL2・SL4...を駆動するサンプリングユニットSU2、SU4...に、各段が対応するシフトレジスタSRBとを備えている。低解像度モード時には、シフトレジスタSRAのみが動作し、シフトレジスタSRAの各段出力に基づいて、それぞれに対応するサンプリングユニットと、次のサンプリングユニットとの双方へのタイミング信号が生成される。
請求項（抜粋）：
複数の信号線のそれぞれに対応して設けられた信号線駆動部へ、それぞれが入力信号に応じて動作するためのタイミングを示すタイミング信号を出力する走査部が設けられた信号線駆動回路において、上記走査部には、複数系統のシフトレジスタと、入力信号の信号線解像度に応じて、上記複数系統のシフトレジスタの少なくとも一部の動作または休止を制御する制御手段とが設けられていることを特徴とする信号線駆動回路。
IPC (7件)：
G09G 3/36 ,  G02F 1/133 550 ,  G09G 3/20 611 ,  G09G 3/20 612 ,  G09G 3/20 623 ,  G09G 3/20 ,  G11C 19/00
FI (9件)：
G09G 3/36 ,  G02F 1/133 550 ,  G09G 3/20 611 A ,  G09G 3/20 612 K ,  G09G 3/20 623 D ,  G09G 3/20 623 H ,  G09G 3/20 623 L ,  G09G 3/20 623 V ,  G11C 19/00 J
Fターム (31件)：
2H093NC16 ,  2H093NC22 ,  2H093NC23 ,  2H093NC26 ,  2H093NC34 ,  2H093ND20 ,  2H093ND39 ,  2H093ND54 ,  5C006AF43 ,  5C006AF72 ,  5C006BB16 ,  5C006BC12 ,  5C006BC16 ,  5C006BC20 ,  5C006BC23 ,  5C006BF03 ,  5C006BF04 ,  5C006BF11 ,  5C006BF34 ,  5C006FA03 ,  5C006FA47 ,  5C006FA51 ,  5C080AA10 ,  5C080BB05 ,  5C080DD26 ,  5C080DD28 ,  5C080FF11 ,  5C080JJ02 ,  5C080JJ03 ,  5C080JJ04 ,  5C080JJ06
引用特許：
出願人引用 (13件)
全件表示
審査官引用 (12件)
全件表示

前のページに戻る

TOP

BOTTOM