特許
J-GLOBAL ID：200903001109394337

半導体記憶装置及び半導体記憶装置の製造方法

発明者：
小原 伸治

小原 伸治 について


出願人/特許権者：
エルピーダメモリ株式会社

エルピーダメモリ株式会社 について


代理人 (4件)： 棚井 澄雄 ,  高橋 詔男 ,  大房 直樹 ,  大浪 一徳
公報種別：公開公報
出願番号（国際出願番号）：特願2006-301478
公開番号（公開出願番号）：特開2008-118022
出願日： 2006年11月07日
公開日（公表日）： 2008年05月22日
要約：
【課題】良好な整流特性を有するPN接合ダイオードを含むメモリセルを3次元に配置した、不揮発性の半導体記憶装置及びその製造方法を提供する。【解決手段】一方向に延在する第1配線205、223と、第1配線205と交差する方向に延在する第2配線214と、第1配線205、223と第2配線214との交差部分において第1配線205、223と第2配線214の間に配置されたメモリセル230、231とを有する構成が、3次元方向に渡って複数備えられてなる半導体記憶装置であって、メモリセル230、231は、PN接合ダイオードと記憶素子とが接続されてなり、前記PN接合ダイオードがメモリセル230、231の選択に使用する第2配線205側に配置され、前記PN接合ダイオードを構成するP型半導体211、213が、第2配線214の一部を構成していることを特徴とする半導体記憶装置を採用する。【選択図】図2
請求項（抜粋）：
一方向に延在する第1配線と、前記第1配線と交差する方向に延在する第2配線と、前記第1配線と前記第2配線との交差部分において前記第1配線と前記第2配線の間に配置されたメモリセルとを有する構成が、3次元方向に渡って複数備えられてなる半導体記憶装置であって、 前記メモリセルは、PN接合ダイオードと記憶素子とが接続されてなり、前記PN接合ダイオードが前記メモリセルの選択に使用する前記第2配線側に配置され、前記PN接合ダイオードを構成するP型半導体が、前記第2配線の一部を構成していることを特徴とする半導体記憶装置。
IPC (3件)：
H01L 27/10 ,  H01L 27/105 ,  H01L 21/824
FI (4件)：
H01L27/10 431 ,  H01L27/10 451 ,  H01L27/10 448 ,  H01L27/10 447
Fターム (25件)：
4M119AA11 ,  4M119BB01 ,  4M119CC02 ,  4M119DD06 ,  4M119DD09 ,  4M119DD37 ,  4M119DD42 ,  4M119DD52 ,  4M119EE22 ,  4M119EE27 ,  4M119KK07 ,  5F083CR14 ,  5F083FZ10 ,  5F083GA10 ,  5F083GA27 ,  5F083HA01 ,  5F083JA06 ,  5F083JA19 ,  5F083JA32 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083JA60 ,  5F083KA01 ,  5F083KA05
引用特許：
出願人引用 (10件)
全件表示
審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM