特許
J-GLOBAL ID：200903048329245487

半導体記憶装置の構造及びその製造方法

発明者：
大西 哲也

大西 哲也 について

, 
新村 尚之

新村 尚之 について

, 
山崎 信夫

山崎 信夫 について

, 
渋谷 隆広

渋谷 隆広 について

, 
中野 貴司

中野 貴司 について

, 
田尻 雅之

田尻 雅之 について

, 
大西 茂夫

大西 茂夫 について


出願人/特許権者：
シャープ株式会社

シャープ株式会社 について


代理人 (1件)： 政木 良文
公報種別：公開公報
出願番号（国際出願番号）：特願2004-333130
公開番号（公開出願番号）：特開2006-147694
出願日： 2004年11月17日
公開日（公表日）： 2006年06月08日
要約：
【課題】 より少ないフォト工程で、且つ、製造プロセス上の最小加工寸法で規定される最小メモリセル面積よりも小さいメモリセル面積の半導体記憶装置及びその製造方法を提供する。【解決手段】 同方向に延伸する複数の上部電極2と、上部電極2の延伸方向と直交する方向に延伸する複数の下部電極1とを備え、上部電極2と下部電極1との間の層にデータを蓄積するための記憶材料体を形成してなるクロスポイント構造の半導体記憶装置であって、記憶材料体が、ペロブスカイト材料からなり、且つ、上部電極2夫々の下部電極1側に、上部電極2に沿って延伸するように形成されている。【選択図】 図1
請求項（抜粋）：
同方向に延伸する複数の上部電極と、前記上部電極の延伸方向と直交する方向に延伸する複数の下部電極とを備え、前記上部電極と前記下部電極との間の層にデータを蓄積するための記憶材料体を形成してなるクロスポイント構造の半導体記憶装置であって、 前記記憶材料体が、ペロブスカイト材料からなり、且つ、前記上部電極夫々の前記下部電極側に、前記上部電極に沿って延伸するように形成されていることを特徴とするクロスポイント構造の半導体記憶装置。
IPC (2件)：
H01L 27/105 ,  H01L 43/08
FI (2件)：
H01L27/10 448 ,  H01L43/08 M
Fターム (15件)：
5F083FZ10 ,  5F083GA09 ,  5F083GA28 ,  5F083JA36 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083JA45 ,  5F083LA01 ,  5F083MA06 ,  5F083MA16 ,  5F083PR21 ,  5F083PR22 ,  5F083PR39 ,  5F083PR40
引用特許：
出願人引用 (3件) 審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM