特許
J-GLOBAL ID:200903002620521041

半導体記憶装置

発明者:
出願人/特許権者:
代理人 (1件): 深見 久郎 (外4名)
公報種別:公開公報
出願番号(国際出願番号):特願2001-207913
公開番号(公開出願番号):特開2003-022687
出願日: 2001年07月09日
公開日(公表日): 2003年01月24日
要約:
【要約】【課題】 不揮発性半導体記憶装置の信頼性を改善しかつメモリアレイの占有面積を低減する。【解決手段】 1つのメモリセルが1ビットのデータを記憶する2値モードメモリセルと1つのメモリセルが多ビットデータを記憶する多値モードメモリセルを、それぞれ構成するアドレス領域を固定的に定める。これらのアドレス領域が固定的に定められるため、2値モードメモリセルおよび多値モードメモリセルを、それぞれ個々に最適化することができる。
請求項(抜粋):
1セル当り1ビットのデータを記憶する複数の第1のメモリセルを有する第1のメモリアレイ、および前記第1のメモリアレイと別の領域に形成され、1セル当り複数ビットのデータを記憶する複数の第2のメモリセルを有する第2のメモリアレイを備え、前記第1のメモリアレイ領域のアドレス空間と前記第2のメモリアレイのアドレス空間は、予め互いに重なり合わないように固定的に定められる、半導体記憶装置。
IPC (3件):
G11C 16/06 ,  G11C 16/02 ,  G11C 29/00 603
FI (5件):
G11C 29/00 603 H ,  G11C 17/00 631 ,  G11C 17/00 641 ,  G11C 17/00 639 B ,  G11C 17/00 639 C
Fターム (18件):
5B025AD01 ,  5B025AD09 ,  5B025AD16 ,  5B025AE00 ,  5B025AE05 ,  5B025AE08 ,  5B025AE09 ,  5L106AA10 ,  5L106BB12 ,  5L106CC05 ,  5L106CC09 ,  5L106CC13 ,  5L106CC17 ,  5L106CC21 ,  5L106CC32 ,  5L106DD12 ,  5L106DD36 ,  5L106GG05
引用特許:
審査官引用 (10件)
全件表示

前のページに戻る