特許
J-GLOBAL ID：200903002873094425

半導体装置

発明者：
松田 修一

松田 修一 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 鈴木 章夫
公報種別：公開公報
出願番号（国際出願番号）：特願2001-089258
公開番号（公開出願番号）：特開2002-289733
出願日： 2001年03月27日
公開日（公表日）： 2002年10月04日
要約：
【要約】 (修正有)【課題】 回路基板上に半導体チップを封止するための封止樹脂をモールド成形した構成の半導体装置において、封止樹脂の漏れ出しによる樹脂バリ量を低減し、さらに配線層の潰れによる断線の発生を防止する。【解決手段】 表面に複数本の配線パターンHPが形成され、かつ当該配線パターンを絶縁被覆するためのソルダーレジスト115が形成された回路基板101上に半導体チップ105を封止するための封止樹脂103をモールド成形してなる半導体装置において、配線パターンHPは封止樹脂103のモールドライン領域MLAでは隣接する配線パターンHPの間隔dをほぼ均一にする。封止樹脂103をモールド成形する際に、金型と回路基板との間に隙間が生じることがない。また、金型により加えられる荷重は各配線パターンに対して均等に分散される。
請求項（抜粋）：
少なくとも表面に複数本の配線パターンが形成され、かつ前記配線パターンを絶縁被覆するためのソルダーレジスト層が形成されている回路基板と、前記配線パターンに電気接続される半導体チップとを備え、前記回路基板の表面上に前記半導体チップを封止するための封止樹脂をモールド成形してなる半導体装置において、前記配線パターンは前記封止樹脂の周縁に沿う領域において、隣接する配線パターンの間隔がほぼ均一であることを特徴とする半導体装置。
IPC (2件)：
H01L 23/12 ,  H01L 23/28
FI (2件)：
H01L 23/28 C ,  H01L 23/12 Q
Fターム (4件)：
4M109AA01 ,  4M109BA04 ,  4M109CA21 ,  4M109DB16
引用特許：
出願人引用 (8件)
全件表示
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM