特許
J-GLOBAL ID:200903003053823119

半導体装置、その製造方法、及びその製造装置

発明者:
出願人/特許権者:
代理人 (1件): 梅田 勝
公報種別:公開公報
出願番号(国際出願番号):特願平7-169658
公開番号(公開出願番号):特開平9-023003
出願日: 1995年07月05日
公開日(公表日): 1997年01月21日
要約:
【要約】【課題】 短チャネル効果に強く、かつ、ソースドレイン近傍での寄生抵抗が低く、ソース、ドレイン接合リーク電流を抑制でき、ソースドレイン接合容量が小さい。【解決手段】 半導体基板上にゲート酸化膜を介してゲート電極が存在し、上記ゲート電極の両側には、ゲート電極側壁絶縁膜を介して、ソース、ドレイン領域の一部となるウェルと逆導電型の第1の不純物拡散層領域が存在し、上記ゲート電極側壁絶縁膜の下には、ゲート電極直下のチャネル領域に隣接して、上記第1の不純物拡散領域よりも浅い第1の不純物拡散領域と同導電型の第2の不純物拡散領域が存在し、ゲート電極側壁絶縁膜両側の第1の不純物拡散領域の半導体基板表面及びゲート電極上部にチタンシリサイド膜が存在し、少なくとも上記チタンシリサイド膜中には、第1の不純物拡散領域よりも濃度の高い第1及び第2の不純物拡散領域と同導電型の第1の不純物拡散領域内に位置する第3の不純靴拡散領域が存在する構造となっている。
請求項(抜粋):
シリコン半導体基板上にゲート酸化膜を介して形成される多結晶シリコンゲート電極と、ゲート電極側壁に形成された側壁絶縁膜と、前記ゲート電極両側の半導体基板に形成された不純物拡散領域からなるソース領域及びドレイン領域と、ゲート電極下の半導体基板表面にソース、ドレイン領域に挟まれたチャネル領域と、を少なくとも備えた半導体装置であって、前記ソース、ドレイン領域は、少なくとも、前記チャネル領域に接する第2の不純物拡散領域と、チャネル領域にオフセットされた第1の不純物拡散領域と、該第1の不純物拡散領域内部に形成される第3の不純物拡散領域と、からなり、ゲート電極上、及び側壁絶縁膜の両側の半導体基板表面に形成された高融点金属シリサイド膜とを備え、前記第1、第2、及び第3の不純物拡散領域の深さは、第1より第2、第3が浅く、前記第1、第2、及び第3の不純物拡散領域の不純物濃度は、第3より第1、第2が低く形成されてなることを特徴とする半導体装置。
FI (2件):
H01L 29/78 301 S ,  H01L 29/78 301 G
引用特許:
審査官引用 (27件)
  • 特開昭60-136376
  • 特開平1-120067
  • 特開昭62-229976
全件表示

前のページに戻る