特許
J-GLOBAL ID：200903003193345993
半導体集積回路
発明者：
,
,
出願人/特許権者：
,
代理人 (1件)：
玉村 静世
公報種別：公開公報
出願番号（国際出願番号）：特願2001-128676
公開番号（公開出願番号）：特開2002-083872
出願日： 2001年04月26日
公開日（公表日）： 2002年03月22日
要約：
【要約】【課題】 外部電源電圧を降圧するレギュレータを内蔵することによるチップ面積の増大を抑え且つ降圧電圧の安定化を実現できる半導体集積回路を提供する。【解決手段】 外部電源電圧(Vext)よりも低い内部電源電圧(Vint)で動作する内部回路を持つ半導体集積回路において、内部電源電圧を生成するレギュレータ(150〜157)を、バッファ及び保護素子を配置するための第2の領域(2)に配置することにより、降圧電源回路のオンチップ化による面積オーバヘッドを低減する。降圧電圧を伝達するループ状の電源幹線(L20)を用い、電源幹線に外付け安定化容量を接続するための電極パッドを設ける等により、低消費電力を更に促進する。
請求項（抜粋）：
半導体チップに、外部との接続に利用される複数個の端子と、前記端子に接続されるバッファ及び保護回路と、外部から所定の端子に供給される第1の電源電圧をこれより低い少なくとも1種類の内部電源電圧に降圧する複数個のレギュレータと、前記内部電源電圧を受けて動作する第1の内部回路とを有し、前記レギュレータは、前記バッファ及び保護回路が形成され且つそれらのレイアウトの幅で大凡決まる幅の領域を用いて配置されて成るものであることを特徴とする半導体集積回路。
IPC (3件)：
H01L 21/822
, G11C 29/00 603
, H01L 27/04
G11C 29/00 603 J
, H01L 27/04 B
, H01L 27/04 A
5F038AV02
, 5F038BB04
, 5F038BB07
, 5F038BE09
, 5F038BH10
, 5F038CA03
, 5F038CA07
, 5F038CD02
, 5F038CD03
, 5F038CD12
, 5F038DF04
, 5F038DF05
, 5F038DF07
, 5F038DF08
, 5F038DF11
, 5F038DF16
, 5F038EZ08
, 5L106AA08
, 5L106AA10
, 5L106CC08
, 5L106CC09
, 5L106CC13
, 5L106GG06
