特許
J-GLOBAL ID：200903004189181702
半導体基板の製造方法及び半導体素子
発明者：
,
,
,
出願人/特許権者：
,
代理人 (1件)：
藤谷 修
公報種別：公開公報
出願番号（国際出願番号）：特願2001-099211
公開番号（公開出願番号）：特開2002-299254
出願日： 2001年03月30日
公開日（公表日）： 2002年10月11日
要約：
【要約】【課題】 比較的安価なシリコンを下地基板として用い、転位が少なく、クラックや多結晶塊(高温反応部)のない高品質の半導体結晶を効率よく生産する。【解決手段】 反応防止層(晶質材料B)は、Siと例えばGaN等の窒化ガリウム系の半導体(半導体結晶A)との反応を防止する。下地基板(Si基板)上に半導体結晶Aよりも融点又は耐熱性が高い例えばSiCやAlN等より成る反応防止層を成膜すれば、結晶Aを長時間高温で結晶成長させる場合においても、シリコン界面付近に高温反応部が形成されない。また、空洞や薄膜部により、反応防止層に作用する応力が緩和される。このため、縦方向に貫通したクラックの無い反応防止層が形成でき、下地基板と半導体結晶Aとをより確実に遮断することができるので、高温反応部の発生をより確実に防止することができる。更に、この応力緩和作用により半導体結晶Aの転位密度も低く抑制できる。
請求項（抜粋）：
シリコン(Si)より形成された下地基板上に III族窒化物系化合物半導体から成る半導体結晶Aを成長させることにより、半導体基板を得る方法であって、前記下地基板の結晶成長面の直下に空洞を設けることにより、前記下地基板の前記結晶成長面をシリコン(Si)より成る薄膜部で構成する薄膜部形成工程と、前記薄膜部上に前記半導体結晶Aよりも融点又は耐熱性が高い晶質材料Bより成る反応防止層を積層する反応防止層形成工程と、前記反応防止層の上に前記半導体結晶Aを成長させる結晶成長工程とを有することを特徴とする半導体基板の製造方法。
IPC (2件)：
FI (2件)：
H01L 21/205
, C30B 29/38 D
4G077AA03
, 4G077BE11
, 4G077BE15
, 4G077DB08
, 4G077ED06
, 4G077EE01
, 4G077EE06
, 4G077EF03
, 4G077FJ03
, 4G077TK04
, 4G077TK08
, 4G077TK10
, 4G077TK11
, 5F045AA04
, 5F045AA05
, 5F045AA10
, 5F045AA18
, 5F045AA19
, 5F045AB06
, 5F045AB09
, 5F045AB14
, 5F045AB17
, 5F045AB18
, 5F045AB38
, 5F045AD14
, 5F045AD15
, 5F045AF03
, 5F045BB12
, 5F045CA09
, 5F045DA53
, 5F045DA67
, 5F045HA01
, 5F045HA03
, 5F045HA04
, 5F045HA05
, 5F045HA06
