特許
J-GLOBAL ID：200903008562819610
大面積トランスデューサ・アレイ
発明者：
,
,
出願人/特許権者：
代理人 (3件)：
松本 研一
, 小倉 博
, 黒川 俊久
公報種別：公開公報
出願番号（国際出願番号）：特願2005-347492
公開番号（公開出願番号）：特開2006-166443
出願日： 2005年12月01日
公開日（公表日）： 2006年06月22日
要約：
【課題】システム寸法、複雑さ、相互接続長を最小限に抑えつつトランスデューサ・アレイの性能を高める。【解決手段】基材(12)の前面(14)に配設されてXY平面において二次元トランスデューサ・アレイの形態でパターン化されている複数のトランスデューサ(18)と、基材(12)の背面(16)に配設されて、トランスデューサ素子(18)に電気的に結合されている複数のコネクタとを備えたタイル型大面積トランスデューサ・アレイ(10)を提供する。さらに、第一の層に配設された電子装置(48)と、前面(14)及び背面(16)を含む基材(12)と、基材(12)に配設された電気的相互接続層と、第三の層に配設されて、第一の層に配設された電子装置(48)に電気的に結合されている複数のトランスデューサ(18)とを備えた積層型トランスデューサ・アレイ(46)を提供する。【選択図】図1
請求項（抜粋）：
前面(14)及び背面(16)を含む基材(12)と、
該基材(12)の前記前面(14)に配設されて、トランスデューサ・アレイ(26)を形成するように水平(20)方向及び垂直(22)方向に位置揃えされた複数のトランスデューサ(18)であって、その各々が、対応する入力信号を検知するように構成されている複数のトランスデューサ(18)と、
前記基材(12)の前記背面(16)に配設されている複数のコネクタと、
を備えたトランスデューサ・アレイ(10)であって、
前記複数のトランスデューサ(18)は物理的トランスデューサを含んでおり、前記コネクタは前記複数のトランスデューサ(18)に接続されている、
トランスデューサ・アレイ(10)。
IPC (6件)：
H04R 1/40
, A61B 8/00
, G01N 29/24
, H04R 31/00
, H04R 3/00
, H04R 23/00
H04R1/40 330
, A61B8/00
, G01N29/24 502
, H04R31/00 330
, H04R3/00 330
, H04R23/00 330
2G047CA01
, 2G047DB02
, 2G047DB14
, 2G047EA15
, 2G047GB02
, 2G047GB21
, 2G047GB32
, 4C601BB03
, 4C601EE13
, 4C601EE21
, 4C601GB06
, 4C601GB20
, 4C601GB41
, 5D019AA26
, 5D019EE06
, 5D019FF03
, 5D019HH01
出願人引用 (13件)
全件表示
審査官引用 (11件)
全件表示
前のページに戻る
