特許
J-GLOBAL ID：200903009773233627

半導体集積回路装置

発明者：
宮▲崎▼ 祐行

宮▲崎▼ 祐行 について

, 
石橋 孝一郎

石橋 孝一郎 について


出願人/特許権者：
株式会社日立製作所

株式会社日立製作所 について


代理人 (1件)： 作田 康夫
公報種別：公開公報
出願番号（国際出願番号）：特願2000-164717
公開番号（公開出願番号）：特開2001-345693
出願日： 2000年05月30日
公開日（公表日）： 2001年12月14日
要約：
【要約】【課題】CMOS回路の動作速度の高速化と低消費電力化とを両立させる。【解決手段】命令発生回路OPの命令信号CMDに応じて、各制御回路FRQCNT,VDDCNT,VBBCNTが最適なクロック信号、電源電圧、基板バイアスを発生し、主回路LSIに供給する。【効果】CMOS回路特性のばらつきを抑制して回路の性能を向上する。また、CMOS回路の動作速度を劣化させずに低電力化を実現し、あるいはCMOS回路の消費電力を増加することなく高速化を実現する。
請求項（抜粋）：
少なくとも1つのMOSトランジスタで構成される主回路と、上記主回路に供給されるクロック信号の周波数を制御するクロック周波数制御回路と、上記主回路に供給される電源電圧を制御する電源電圧制御回路と、上記主回路の上記MOSトランジスタが形成されたウェルに供給する基板バイアスを制御する基板バイアス制御回路とを有し、上記主回路に要求される動作性能に応じて、上記クロック信号の周波数、上記電源電圧の電圧値及び上記基板バイアスの電圧値のいずれについても制御可能であることを特徴とする半導体集積回路装置。
IPC (5件)：
H03K 19/094 ,  G11C 11/407 ,  H01L 27/04 ,  H01L 21/822 ,  H03K 19/0948
FI (4件)：
H03K 19/094 D ,  G11C 11/34 354 F ,  H01L 27/04 G ,  H03K 19/094 B
Fターム (28件)：
5B024AA01 ,  5B024AA15 ,  5B024BA21 ,  5B024BA23 ,  5B024BA27 ,  5B024BA29 ,  5B024CA07 ,  5B024CA11 ,  5F038AV06 ,  5F038BG06 ,  5F038BG09 ,  5F038BH16 ,  5F038CA05 ,  5F038CD06 ,  5F038CD09 ,  5F038DF05 ,  5F038DT12 ,  5F038EZ20 ,  5J056AA03 ,  5J056BB07 ,  5J056BB08 ,  5J056BB17 ,  5J056CC14 ,  5J056DD29 ,  5J056EE04 ,  5J056EE07 ,  5J056GG04 ,  5J056GG09
引用特許：
審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM