特許
J-GLOBAL ID:200903011870336397

金属-絶縁体-金属キャパシタを含む半導体素子及びその製造方法

発明者:
出願人/特許権者:
代理人 (5件): 八田 幹雄 ,  奈良 泰男 ,  齋藤 悦子 ,  宇谷 勝幸 ,  藤井 敏史
公報種別:公開公報
出願番号(国際出願番号):特願2004-356440
公開番号(公開出願番号):特開2005-175491
出願日: 2004年12月09日
公開日(公表日): 2005年06月30日
要約:
【課題】金属-絶縁体-金属キャパシタを含む半導体素子及びその製造方法を提供する。【解決手段】絶縁膜120上に第1の金属層及び誘電膜を順次形成した後、誘電膜をパターニングして金属-絶縁体-金属キャパシタ160が形成される部分にのみ誘電膜を残し、誘電膜及び第1の金属層上に第2の金属層を形成する半導体素子の製造方法である。第2の金属層、誘電膜及び第1の金属層を一度にパターニングして、一側には、第1及び第2の金属層135a,135a’,145a,145a’が積層された配線152,155を形成すると同時に、他側には、第1の金属層より成る下部電極135b、誘電膜140b、及び第2の金属層より成る上部電極145bを含む金属-絶縁体-金属キャパシタ160を形成する。【選択図】図6
請求項(抜粋):
絶縁膜上に第1の金属層及び誘電膜を順次形成する段階と、 前記誘電膜をパターニングして金属-絶縁体-金属キャパシタが形成される部分にのみ誘電膜を残す段階と、 前記誘電膜及び第1の金属層上に第2の金属層を形成する段階と、 前記第2の金属層、誘電膜、及び第1の金属層を一度にパターニングして、一側には、前記第1及び第2の金属層が積層された配線を形成すると同時に、他側には、前記第1の金属層より成る下部電極、前記誘電膜、及び前記第2の金属層より成る上部電極を含む金属-絶縁体-金属キャパシタを形成する段階と、を含む半導体素子の製造方法。
IPC (3件):
H01L21/822 ,  H01L21/3205 ,  H01L27/04
FI (2件):
H01L27/04 C ,  H01L21/88 R
Fターム (41件):
5F033HH08 ,  5F033HH11 ,  5F033HH18 ,  5F033HH19 ,  5F033HH33 ,  5F033JJ11 ,  5F033JJ19 ,  5F033KK08 ,  5F033KK11 ,  5F033KK19 ,  5F033MM05 ,  5F033MM08 ,  5F033MM13 ,  5F033PP06 ,  5F033PP15 ,  5F033PP33 ,  5F033QQ03 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ11 ,  5F033QQ37 ,  5F033QQ48 ,  5F033RR04 ,  5F033RR11 ,  5F033RR21 ,  5F033RR25 ,  5F033SS04 ,  5F033SS11 ,  5F033SS15 ,  5F033VV10 ,  5F033XX01 ,  5F033XX09 ,  5F038AC02 ,  5F038AC05 ,  5F038AC15 ,  5F038AC18 ,  5F038CD18 ,  5F038EZ14 ,  5F038EZ15 ,  5F038EZ20
引用特許:
出願人引用 (2件)
  • 大韓民国特許出願公開第2003-044842号明細書
  • 米国特許第6,391,707号明細書
審査官引用 (9件)
全件表示

前のページに戻る