特許
J-GLOBAL ID:200903012337047231
半導体装置の作製方法
発明者:
,
,
,
,
,
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願2001-274201
公開番号(公開出願番号):特開2003-086507
出願日: 2001年09月10日
公開日(公表日): 2003年03月20日
要約:
【要約】【課題】 結晶方位を制御して、配向の揃った結晶質半導体膜を形成すると共に、不純物の濃が低減された結晶質半導体膜を得る技術を提供することを目的とする。【解決手段】 本発明の半導体装置の作製方法は、絶縁表面上に、非晶質半導体で成る第1半導体領域を形成し、第1半導体領域の一端部から他端部に向けて連続発振レーザービームを走査して、第1半導体領域を一旦溶融させて(100)面の配向率が70%以上である結晶質半導体を形成し、その後、TFTの活性層を形成するために第1半導体領域をエッチングして第2半導体領域を形成するものである。
請求項(抜粋):
薄膜トランジスタを有する半導体装置の作製方法において、絶縁表面上に、少なくとも、一端部の側面が前記絶縁表面と成す角度が概略垂直な第1半導体領域を形成し、前記第1半導体領域の当該一端部から他端部に向けて連続発振レーザービームを走査して、当該第1半導体領域を結晶化して(100)面の配向率が70%以上である結晶質半導体を形成し、その後、前記レーザービームの走査方向と、薄膜トランジスタにおけるチャネル長方向とが概略一致するように、前記第1半導体領域の内側部を残存させる形で、第2半導体領域を形成することを特徴とする半導体装置の作製方法。
IPC (4件):
H01L 21/20
, G02F 1/1368
, H01L 21/336
, H01L 29/786
FI (6件):
H01L 21/20
, G02F 1/1368
, H01L 29/78 627 G
, H01L 29/78 618 Z
, H01L 29/78 620
, H01L 29/78 627 Z
Fターム (90件):
2H092JA24
, 2H092KA02
, 2H092MA30
, 2H092NA21
, 5F052AA02
, 5F052AA12
, 5F052AA17
, 5F052AA24
, 5F052AA25
, 5F052BA02
, 5F052BA07
, 5F052BA14
, 5F052BA18
, 5F052BB01
, 5F052BB02
, 5F052BB04
, 5F052BB07
, 5F052DA02
, 5F052DA03
, 5F052DA10
, 5F052DB03
, 5F052EA16
, 5F052FA02
, 5F052FA03
, 5F052FA06
, 5F052FA25
, 5F052GB07
, 5F052HA01
, 5F052JA01
, 5F052JA02
, 5F052JA04
, 5F110AA01
, 5F110AA30
, 5F110BB02
, 5F110BB04
, 5F110BB05
, 5F110CC02
, 5F110CC08
, 5F110DD02
, 5F110DD03
, 5F110DD13
, 5F110DD14
, 5F110DD15
, 5F110EE03
, 5F110EE04
, 5F110EE06
, 5F110EE30
, 5F110EE34
, 5F110FF02
, 5F110FF03
, 5F110FF04
, 5F110FF09
, 5F110FF30
, 5F110GG01
, 5F110GG02
, 5F110GG13
, 5F110GG16
, 5F110GG17
, 5F110GG25
, 5F110GG33
, 5F110GG34
, 5F110GG45
, 5F110HJ12
, 5F110HJ23
, 5F110HL03
, 5F110HL04
, 5F110HM15
, 5F110NN03
, 5F110NN22
, 5F110NN23
, 5F110NN24
, 5F110NN27
, 5F110NN73
, 5F110PP01
, 5F110PP03
, 5F110PP04
, 5F110PP05
, 5F110PP06
, 5F110PP07
, 5F110PP10
, 5F110PP13
, 5F110PP24
, 5F110PP29
, 5F110PP31
, 5F110PP34
, 5F110PP35
, 5F110PP36
, 5F110QQ19
, 5F110QQ24
, 5F110QQ28
引用特許:
前のページに戻る