特許
J-GLOBAL ID：200903012356674760
パターン形成方法
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
外川 英明
公報種別：公開公報
出願番号（国際出願番号）：特願2003-131905
公開番号（公開出願番号）：特開2004-335873
出願日： 2003年05月09日
公開日（公表日）： 2004年11月25日
要約：
【課題】フォトリソグラフィ技術においてパターンを形成し、且つ、それをマスクに用い、下層材料を精度良く加工する微細パターン方法を提供することにある。【解決手段】半導体基体上の被加工層13の上に、レジストをパターニングして第1のパターン層14aを形成する。レジストパターンを形成した後、第1のパターン層14aを付加処理によって小さくする。次に、第1のパターン層14aの間に耐エッチング性が比較的大きい材料を用いて埋め込み膜15を形成した後、平坦化処理を行った後、第1のパターン層14aを除去する。これにより、第2のパターン層15aを残存する。この第2のパターン層を使用し、下地の被加工層13をエッチングする。更に、下地の被加工層13をマスクとして、例えば、Al膜12をエッチングする。【選択図】 図2
請求項（抜粋）：
半導体基体の上に被加工層を形成する工程と、
前記被加工層の上にレジスト層を形成する工程と、
前記レジスト層をパターニングし、第1のパターニング層を形成する工程と、
第1のパターニング層が形成された前記半導体基体を付加処理する工程と、
前記第1のパターニング層におけるパターン間の隙間に第2のパターニング層を埋め込む工程と、
前記第2のパターニング層をマスクとして前記被加工層をパターニングする工程とを
有することを特徴とするパターン形成方法。
IPC (3件)：
H01L21/027
, G03F7/40
, H01L21/3065
H01L21/30 570
, G03F7/40
, H01L21/302 105A
2H096AA25
, 2H096HA01
, 2H096HA03
, 2H096HA23
, 2H096HA30
, 5F004DA00
, 5F004DA01
, 5F004DA26
, 5F004DB26
, 5F004EA15
, 5F046LA18
