特許
J-GLOBAL ID:200903012574097936

半導体装置および電子装置

発明者:
出願人/特許権者:
代理人 (4件): 特許業務法人原謙三国際特許事務所 ,  原 謙三 ,  木島 隆一 ,  金子 一郎
公報種別:公開公報
出願番号(国際出願番号):特願2004-062981
公開番号(公開出願番号):特開2005-251017
出願日: 2004年03月05日
公開日(公表日): 2005年09月15日
要約:
【課題】プログラム可能な回路に記憶する内部ロジックの解析を防止した半導体装置を提供する。【解決手段】画像処理部6のASIC8は、画像処理回路11及び極秘回路12aへの入出力を行う入出力回路10を備えている。入出力回路10が、極秘回路12aの行う処理を隠蔽するように、例えば極秘回路12aからの出力を、タイミングをずらしてASIC8から出力する。これによって、極秘回路12aにおけるアルゴリズムを隠蔽できる。ASIC8とは別体の不揮発性メモリ9に記憶されている暗号化したプログラムを復号するための復号回路13aを備えている。復号回路13aは、後から書込みするOTP13bによって、復号部13として機能する。【選択図】図1
請求項(抜粋):
プログラマブル回路と固定ロジック回路とを含んでいる半導体装置において、 上記プログラマブル回路および上記固定ロジック回路にデータを入出力する入出力手段を備え、 上記入出力手段が、上記プログラマブル回路に対するデータ入出力を、半導体装置本体の外部に対して隠蔽することを特徴とする半導体装置。
IPC (3件):
G06F12/14 ,  H03K19/173 ,  H04L9/10
FI (4件):
G06F12/14 560E ,  G06F12/14 540A ,  H03K19/173 101 ,  H04L9/00 621Z
Fターム (18件):
5B017AA07 ,  5B017BA07 ,  5B017BB03 ,  5B017CA11 ,  5J042BA01 ,  5J042BA08 ,  5J042CA00 ,  5J042CA20 ,  5J042DA00 ,  5J104AA01 ,  5J104AA02 ,  5J104AA12 ,  5J104AA16 ,  5J104AA43 ,  5J104AA47 ,  5J104EA04 ,  5J104NA02 ,  5J104NA42
引用特許:
出願人引用 (3件) 審査官引用 (8件)
全件表示

前のページに戻る