特許
J-GLOBAL ID:200903012589736889

半導体装置およびその作製方法

発明者:
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願2008-204376
公開番号(公開出願番号):特開2009-071289
出願日: 2008年08月07日
公開日(公表日): 2009年04月02日
要約:
【課題】微結晶半導体でなるチャネル形成領域を有する薄膜トランジスタの電気特性を向上させる。【解決手段】ゲート電極と、ゲート電極上に設けられたゲート絶縁膜と、ゲート絶縁膜上に設けられ微結晶半導体でなる第1の半導体層と、第1の半導体層上に設けられ非晶質半導体を有する第2の半導体層と、第2の半導体層上に設けられたソース領域およびドレイン領域とを薄膜トランジスタに設ける。第1の半導体層には、オン状態でチャネルが形成され、アクセプタとなる不純物元素を含んでいる。【選択図】図1
請求項(抜粋):
ゲート電極、チャネル形成領域、ソース領域およびドレイン領域を含む薄膜トランジスタを有する半導体装置であって、 前記薄膜トランジスタは 前記ゲート電極を含む第1の導電層、 前記ゲート電極上に形成されたゲート絶縁層と、 前記ゲート絶縁層上に設けられ、アクセプタ不純物元素を含む微結晶半導体でなり、かつ前記チャネル形成領域を含む第1の半導体層と、 前記ゲート絶縁層上に設けられ、非晶質半導体でなる第2の半導体層と、 前記第2の半導体層上に設けられた前記ソース領域または前記ドレイン領域を含む一対の第3の半導体層と、を有することを特徴とする半導体装置。
IPC (1件):
H01L 29/786
FI (3件):
H01L29/78 618E ,  H01L29/78 618F ,  H01L29/78 618G
Fターム (54件):
5F110AA01 ,  5F110AA06 ,  5F110AA07 ,  5F110BB01 ,  5F110BB04 ,  5F110CC07 ,  5F110DD01 ,  5F110DD02 ,  5F110EE01 ,  5F110EE03 ,  5F110EE04 ,  5F110EE14 ,  5F110EE23 ,  5F110EE42 ,  5F110EE43 ,  5F110EE44 ,  5F110FF02 ,  5F110FF03 ,  5F110FF04 ,  5F110FF09 ,  5F110FF10 ,  5F110FF28 ,  5F110FF30 ,  5F110GG02 ,  5F110GG14 ,  5F110GG15 ,  5F110GG16 ,  5F110GG19 ,  5F110GG24 ,  5F110GG25 ,  5F110GG32 ,  5F110GG33 ,  5F110GG34 ,  5F110GG42 ,  5F110GG43 ,  5F110GG44 ,  5F110GG45 ,  5F110GG58 ,  5F110HK02 ,  5F110HK03 ,  5F110HK06 ,  5F110HK09 ,  5F110HK15 ,  5F110HK16 ,  5F110HK21 ,  5F110HK22 ,  5F110HK32 ,  5F110HK33 ,  5F110HM04 ,  5F110NN12 ,  5F110NN71 ,  5F110NN72 ,  5F110NN73 ,  5F110QQ09
引用特許:
出願人引用 (3件)
  • 特開平4-242724号公報
  • 液晶表示装置
    公報種別:公開公報   出願番号:特願2004-182073   出願人:株式会社半導体エネルギー研究所
  • 米国特許5,591,987号明細書
審査官引用 (11件)
全件表示

前のページに戻る