特許

J-GLOBAL ID：200903012987227080

半導体装置および半導体装置の製造方法

発明者： 大田 裕之 ,  大越 克明
出願人/特許権者： 富士通株式会社
代理人 (1件)： 伊東 忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願2006-336269
公開番号（公開出願番号）：特開2008-147597
出願日： 2006年12月13日
公開日（公表日）： 2008年06月26日
要約：

【課題】微細化されたゲートを有するCMOSトランジスタにおいて、MOSトランジスタのチャネル不純物濃度を低く維持し、かつ短チャネル効果を抑制する半導体装置及びその製造方法を提供する。【解決手段】第1のゲート絶縁膜を介して形成され、対向する1対の側壁面上に1対の第1の側壁絶縁膜をそれぞれ担持する第1のゲート電極を有するNMOSトランジスタと、第2のゲート絶縁膜を介して形成され、対向する1対の側壁面上に1対の第2の側壁絶縁膜をそれぞれ担持する第2のゲート電極を有する、前記NMOSトランジスタとともに1対で用いられるPMOSトランジスタと、を備え、前記第2の側壁絶縁膜と前記シリコン基板との距離が、前記第1の側壁絶縁膜と前記シリコン基板との距離よりも大きくなるように構成されていることを特徴とする半導体装置。【選択図】なし

請求項（抜粋）：

シリコン基板に形成される第1のチャネル領域と、 前記シリコン基板上、前記第1のチャネル領域に対応して第1のゲート絶縁膜を介して形成され、対向する1対の側壁面上に1対の第1の側壁絶縁膜をそれぞれ担持する第1のゲート電極と、 前記シリコン基板中、前記第1のゲート電極の両側に前記第1のチャネル領域を挟んでそれぞれ形成された、第1のソース領域および第1のドレイン領域と、を有するNMOSトランジスタと、 前記シリコン基板に形成される第2のチャネル領域と、 前記シリコン基板上、前記第2のチャネル領域に対応して第2のゲート絶縁膜を介して形成され、対向する1対の側壁面上に1対の第2の側壁絶縁膜をそれぞれ担持する第2のゲート電極と、 前記シリコン基板中、前記第2のゲート電極の両側に前記第1のチャネル領域を挟んでそれぞれ形成された、第2のソース領域および第2のドレイン領域と、を有する、前記NMOSトランジスタとともに1対で用いられるPMOSトランジスタと、を備え、 前記第2の側壁絶縁膜と前記シリコン基板との距離が、前記第1の側壁絶縁膜と前記シリコン基板との距離よりも大きくなるように構成されていることを特徴とする半導体装置。

IPC (3件)：

H01L 21/823 ,  H01L 27/092 ,  H01L 29/78

FI (3件)：

H01L27/08 321E ,  H01L29/78 301G ,  H01L29/78 301S

Fターム (74件)：

5F048AA07 ,  5F048AC03 ,  5F048BA01 ,  5F048BB04 ,  5F048BB05 ,  5F048BB07 ,  5F048BB08 ,  5F048BB10 ,  5F048BB11 ,  5F048BB12 ,  5F048BC01 ,  5F048BC05 ,  5F048BC06 ,  5F048BC15 ,  5F048BC18 ,  5F048BD04 ,  5F048BE03 ,  5F048BF06 ,  5F048BF16 ,  5F048BG13 ,  5F048DA25 ,  5F048DA27 ,  5F048DA30 ,  5F140AA05 ,  5F140AA21 ,  5F140AA24 ,  5F140AA30 ,  5F140AB03 ,  5F140AC28 ,  5F140BA01 ,  5F140BA05 ,  5F140BD04 ,  5F140BD09 ,  5F140BD11 ,  5F140BD13 ,  5F140BE07 ,  5F140BF04 ,  5F140BF11 ,  5F140BF18 ,  5F140BF40 ,  5F140BF42 ,  5F140BG08 ,  5F140BG09 ,  5F140BG10 ,  5F140BG12 ,  5F140BG14 ,  5F140BG28 ,  5F140BG29 ,  5F140BG32 ,  5F140BG34 ,  5F140BG37 ,  5F140BG44 ,  5F140BG52 ,  5F140BG53 ,  5F140BG54 ,  5F140BH05 ,  5F140BH06 ,  5F140BH13 ,  5F140BH14 ,  5F140BH27 ,  5F140BH35 ,  5F140BJ01 ,  5F140BJ08 ,  5F140BK02 ,  5F140BK09 ,  5F140BK10 ,  5F140BK13 ,  5F140BK18 ,  5F140BK29 ,  5F140BK34 ,  5F140CB04 ,  5F140CB08 ,  5F140CF00 ,  5F140CF04

引用特許：

出願人引用 (1件)

• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願2003-416622   出願人：シャープ株式会社

審査官引用 (7件)

• 半導体素子のソース/ドレイン領域形成方法
  公報種別：公開公報   出願番号：特願2006-105819   出願人：株式会社ハイニックスセミコンダクター
• 集積回路構造体
  公報種別：公開公報   出願番号：特願2004-349300   出願人：インターナショナル・ビジネス・マシーンズ・コーポレーション
• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願2005-172088   出願人：シャープ株式会社
• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願2003-416622   出願人：シャープ株式会社
• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願2003-416608   出願人：シャープ株式会社
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願2000-332246   出願人：三菱電機株式会社
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願2004-306113   出願人：株式会社ルネサステクノロジ