特許
J-GLOBAL ID：200903013960258290

半導体装置の製造方法及び半導体装置

発明者：
山村 育弘

山村 育弘 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 服部 毅巖
公報種別：公開公報
出願番号（国際出願番号）：特願2001-035060
公開番号（公開出願番号）：特開2002-246463
出願日： 2001年02月13日
公開日（公表日）： 2002年08月30日
要約：
【要約】【課題】 半導体装置の接続孔における誤短絡、耐圧不良、および接続孔への金属埋め込み不良を防止する。【解決手段】 シリコン基板に形成された導体またはダマシン構造の配線の上に炭化窒化シリコン膜を形成し(S1)、炭化窒化シリコン膜をサイドウォールまたは層間絶縁膜とし(S2)、炭化窒化シリコン膜の上層にシリコン酸化膜を形成し(S3),下層の炭化窒化シリコン膜をエッチングストップ層として、上層のシリコン酸化膜をエッチングし(S4)、接続孔を形成する(S5)。
請求項（抜粋）：
シリコン酸化膜をエッチングして接続孔を形成する半導体装置の製造方法において、シリコン基板上に導体を形成し、前記シリコン基板および前記導体の上に炭化窒化シリコン膜を形成し、前記炭化窒化シリコン膜をエッチングして前記導体にサイドウォールを形成し、シリコン酸化膜を形成して、前記炭化窒化シリコン膜をエッチングストップ層として、前記シリコン酸化膜をエッチングして接続孔を形成することを特徴とする半導体装置の製造方法。
IPC (4件)：
H01L 21/768 ,  H01L 21/28 ,  H01L 27/108 ,  H01L 21/8242
FI (7件)：
H01L 21/28 M ,  H01L 21/28 F ,  H01L 21/90 D ,  H01L 21/90 B ,  H01L 21/90 K ,  H01L 27/10 621 Z ,  H01L 27/10 681 Z
Fターム (50件)：
4M104AA01 ,  4M104BB04 ,  4M104BB20 ,  4M104DD04 ,  4M104DD08 ,  4M104DD16 ,  4M104DD17 ,  4M104DD72 ,  4M104EE05 ,  4M104EE09 ,  4M104EE12 ,  4M104EE17 ,  4M104GG16 ,  4M104HH20 ,  5F033KK01 ,  5F033KK11 ,  5F033KK25 ,  5F033MM01 ,  5F033NN40 ,  5F033QQ09 ,  5F033QQ13 ,  5F033QQ16 ,  5F033QQ25 ,  5F033QQ28 ,  5F033QQ30 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ60 ,  5F033QQ61 ,  5F033RR04 ,  5F033RR05 ,  5F033RR06 ,  5F033SS11 ,  5F033SS13 ,  5F033SS15 ,  5F033TT02 ,  5F033TT08 ,  5F033XX00 ,  5F033XX28 ,  5F033XX31 ,  5F083AD21 ,  5F083AD48 ,  5F083AD49 ,  5F083GA24 ,  5F083JA35 ,  5F083JA56 ,  5F083MA06 ,  5F083MA17 ,  5F083PR03 ,  5F083PR21
引用特許：
審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM