特許
J-GLOBAL ID：200903016086460512

格子不整合エピタキシャル拡張領域ならびにソースおよびドレイン領域を有するひずみチャネルCMOSトランジスタ構造体およびその製造方法

発明者：
ドクマチ、オマー

ドクマチ、オマー について

, 
チェン、フアジー

チェン、フアジー について

, 
チダンバラオ、ドゥレセティ

チダンバラオ、ドゥレセティ について

, 
ヤング、ハイニング、エス

ヤング、ハイニング、エス について


出願人/特許権者：
インターナショナル・ビジネス・マシーンズ・コーポレーション

インターナショナル・ビジネス・マシーンズ・コーポレーション について


代理人 (4件)： 坂口 博 ,  市位 嘉宏 ,  上野 剛史 ,  太佐 種一
公報種別：公表公報
出願番号（国際出願番号）：特願2006-526140
公開番号（公開出願番号）：特表2007-509486
出願日： 2004年08月30日
公開日（公表日）： 2007年04月12日
要約：
【課題】n型電界効果トランジスタ(NFET)およびp型電界効果トランジスタ(PFET)がそれぞれ、第1の半導体の単結晶層内に配置されたチャネル領域を有し、PFETのチャネル領域には第1の大きさの応力が加えられているが、NFETのチャネル領域にはその大きさの応力が加えられていない構造体およびその製造方法を提供すること。【解決手段】この応力は、第1の半導体とは格子不整合の第2の半導体の層によって加えられる。この第2の半導体の層は、PFETのソースおよびドレイン領域ならびに拡張領域の上の、PFETのチャネル領域から第1の距離のところに形成されており、この第2の半導体の層は、NFETのソースおよびドレイン領域の上の、NFETのチャネル領域からより大きな第2の距離のところにも形成されており、またはNFETには全く形成されていない。【選択図】図1
請求項（抜粋）：
p型電界効果トランジスタ(PFET)およびn型電界効果トランジスタ(NFET)を含む相補型金属酸化物半導体(CMOS)トランジスタを有する集積回路構造体であって、前記NFETおよび前記PFETがそれぞれ、第1の半導体の単結晶層内に配置されたチャネル領域を有し、前記第1の半導体とは格子不整合の第2の半導体の層によって、前記PFETのチャネル領域には第1の大きさの応力が加えられているが、前記NFETのチャネル領域には加えられておらず、第2の半導体の前記層が、前記PFETのソースおよびドレイン領域で、前記PFETの前記チャネル領域から第1の距離のところに形成されており、前記第2の半導体の前記層が、前記NFETのソースおよびドレイン領域で、前記NFETの前記チャネル領域から第2の距離のところにも形成されており、前記第2の距離が前記第1の距離よりも大きい集積回路構造体。
IPC (3件)：
H01L 21/823 ,  H01L 27/092 ,  H01L 29/786
FI (5件)：
H01L27/08 321C ,  H01L27/08 321E ,  H01L27/08 321F ,  H01L29/78 613A ,  H01L29/78 618B
Fターム (40件)：
5F048AC03 ,  5F048BA14 ,  5F048BA15 ,  5F048BA16 ,  5F048BB06 ,  5F048BB07 ,  5F048BB08 ,  5F048BB09 ,  5F048BB12 ,  5F048BC01 ,  5F048BC05 ,  5F048BC15 ,  5F048BC18 ,  5F048BD01 ,  5F048BD04 ,  5F048BF06 ,  5F048DA19 ,  5F048DA25 ,  5F048DA27 ,  5F048DA30 ,  5F110AA01 ,  5F110BB04 ,  5F110CC02 ,  5F110DD05 ,  5F110DD13 ,  5F110EE05 ,  5F110EE09 ,  5F110EE14 ,  5F110EE32 ,  5F110FF02 ,  5F110FF23 ,  5F110GG01 ,  5F110GG02 ,  5F110GG04 ,  5F110GG12 ,  5F110GG60 ,  5F110HJ06 ,  5F110HK05 ,  5F110HK40 ,  5F110HM02
引用特許：
出願人引用 (9件)
全件表示
審査官引用 (9件)
全件表示

前のページに戻る

TOP

BOTTOM