特許
J-GLOBAL ID:200903016378460734

バリア構造を備えるICチップおよび装置

発明者:
出願人/特許権者:
代理人 (3件): 坂口 博 ,  市位 嘉宏 ,  上野 剛史
公報種別:公開公報
出願番号(国際出願番号):特願2003-396313
公開番号(公開出願番号):特開2004-214626
出願日: 2003年11月26日
公開日(公表日): 2004年07月29日
要約:
【課題】ICチップのための改良されたクラックストップおよび汚染物質バリアを与える。【解決手段】オンチップ重複クラック終了バリア構造を構成する。バリア構造設計内の導電材料は、バリアをコンタクト・パッドおよびデバイス・ピンへ配線され、モニタ・デバイスをチップへ接続し、数層の深さに形成される。ポリイミドのような材料の上部表面付着物が剥離を阻止する。他のバリアは、その構造特性が典型的なクラックストップ構造と比べて吸湿および酸化に対してより完全にシールドする構造を含んでもよい。さらに他のバリアは、クラックストップ保護を与えるよう構成され、モニタ・デバイスへの電気的接続を可能にして、バリアの完全性の状態をユーザへ示すバリア構造のキャパシタンスおよび/または抵抗をテストするよう構成される。クラックあるいは吸湿/酸化によって破壊されたバリアは、キャパシタンスおよび/または抵抗の偏差を示すことになる。【選択図】図1
請求項(抜粋):
端部とアクティブ回路領域とを有するICチップと、 それぞれが前記ICチップの端部とアクティブ回路領域との間に形成され、導電材料を含む一対のバリアと、 前記一対のバリア領域へ接続され、前記バリア領域の完全性状態を示す前記バリア領域の電気的特性をモニタするモニタ・デバイスと、を備える装置。
IPC (3件):
H01L21/3205 ,  H01L21/822 ,  H01L27/04
FI (2件):
H01L21/88 S ,  H01L27/04 T
Fターム (28件):
5F033HH08 ,  5F033HH11 ,  5F033JJ08 ,  5F033JJ11 ,  5F033KK01 ,  5F033KK08 ,  5F033KK11 ,  5F033RR04 ,  5F033RR11 ,  5F033RR21 ,  5F033RR22 ,  5F033VV00 ,  5F033VV09 ,  5F033VV10 ,  5F033VV11 ,  5F033VV12 ,  5F033XX17 ,  5F033XX18 ,  5F033XX20 ,  5F033XX28 ,  5F033XX37 ,  5F038BH09 ,  5F038BH11 ,  5F038CA10 ,  5F038CD07 ,  5F038CD18 ,  5F038DT12 ,  5F038EZ20
引用特許:
審査官引用 (7件)
全件表示

前のページに戻る