特許
J-GLOBAL ID：200903016446701761

化合物半導体装置

発明者：
金村 雅仁

金村 雅仁 について

, 
西 眞弘

西 眞弘 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について

, 
ユーディナデバイス株式会社

ユーディナデバイス株式会社 について


代理人 (1件)： 國分 孝悦
公報種別：公開公報
出願番号（国際出願番号）：特願2005-007966
公開番号（公開出願番号）：特開2006-196764
出願日： 2005年01月14日
公開日（公表日）： 2006年07月27日
要約：
【課題】 ゲート電極のリーク電流の増大を抑制して、長期間にわたって安定した高電圧動作を実現する。【解決手段】 化合物半導体層100上にショットキー接合してなるゲート電極101において、化合物半導体層100とショットキー障壁を形成するNi層41と、低抵抗金属層42との間に、低抵抗金属層42の金属の化合物半導体層100への拡散を抑止するTixW1-xN(0<x<1)からなる拡散防止層を設けるようにして、ゲート電極のリーク電流の増大を抑制する。【選択図】 図2
請求項（抜粋）：
化合物半導体層と、 前記化合物半導体層上でショットキー接合してなる電極と を有し、 前記電極は、 TixW1-xN(0<x<1)からなるTiWN層と、 前記TiWN層の上方に形成されてなる低抵抗の金属層と を含み構成されてなることを特徴とする化合物半導体装置。
IPC (6件)：
H01L 21/338 ,  H01L 29/812 ,  H01L 21/28 ,  H01L 29/778 ,  H01L 29/417 ,  H01L 29/423
FI (6件)：
H01L29/80 M ,  H01L21/28 301B ,  H01L21/28 301R ,  H01L29/80 H ,  H01L29/50 J ,  H01L29/58 Z
Fターム (35件)：
4M104AA04 ,  4M104BB04 ,  4M104BB05 ,  4M104BB14 ,  4M104BB38 ,  4M104CC01 ,  4M104CC03 ,  4M104DD34 ,  4M104DD37 ,  4M104DD51 ,  4M104DD68 ,  4M104DD79 ,  4M104FF13 ,  4M104FF17 ,  4M104FF18 ,  4M104GG12 ,  4M104HH05 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ02 ,  5F102GL04 ,  5F102GM04 ,  5F102GM07 ,  5F102GM08 ,  5F102GM10 ,  5F102GQ01 ,  5F102GS02 ,  5F102GT02 ,  5F102GT03 ,  5F102GT04 ,  5F102GT06 ,  5F102GV08 ,  5F102HC01 ,  5F102HC19
引用特許：
出願人引用 (9件)
全件表示
審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM