特許
J-GLOBAL ID：200903017263964840
半導体装置およびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
鈴木 章夫
公報種別：公開公報
出願番号（国際出願番号）：特願平9-045093
公開番号（公開出願番号）：特開平10-242462
出願日： 1997年02月28日
公開日（公表日）： 1998年09月11日
要約：
【要約】【課題】 LDD構造のMOSトランジスタのソース・ドレイン領域を金属シリサイド化したときに、低抵抗の金属シリサイド膜と、不純物濃度の低いLDD領域とが接触されるため、この箇所がショットキーバリア接触となり、接触抵抗が増大される。【解決手段】 LDD領域5を有するMOSトランジスタのゲート電極4の側面に、第1のサイドウォール膜6を設けてソース・ドレイン領域7を形成し、さらに第1のサイドウォール膜6上に第2のサイドウォール膜8を形成して金属シリサイド膜9を形成する。金属シリサイド膜9が第1のサイドウォール膜6の直下に形成されているLDD領域5と直接接触されることがなく、金属シリサイド膜9は、高濃度不純物領域であるソース・ドレイン領域7とのみ接触されるため、シリコン基板1に対する接触抵抗が低減される。
請求項（抜粋）：
シリコン基板にLDD構造のMOSトランジスタが形成されている半導体装置において、前記MOSトランジスタのソース・ドレイン領域には金属シリサイド膜が形成され、この金属シリサイド膜は前記LDD領域とは接触していないことを特徴とする半導体装置。
IPC (3件)：
H01L 29/78
, H01L 21/28 301
, H01L 21/336
H01L 29/78 301 S
, H01L 21/28 301 T
, H01L 29/78 301 G
, H01L 29/78 301 L
