特許
J-GLOBAL ID：200903018040389980
セルアレー領域内にバルクバイアスコンタクト構造を備える不揮発性メモリ素子
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
服部 雅紀
公報種別：公開公報
出願番号（国際出願番号）：特願2000-260509
公開番号（公開出願番号）：特開2001-110920
出願日： 2000年08月30日
公開日（公表日）： 2001年04月20日
要約：
【要約】 (修正有)【課題】 バルク電圧を一定電圧以下に維持し、均一なバルク電流消去効果を有する不揮発性メモリ素子の提供とともに、バルクバイアスコンタクト構造のレイアウト面積を最小化し、素子の高集積化をはかる。【解決手段】 半導体基板上に相互平行した複数本のビットラインとワードラインとが直交し、ビットラインとワードラインとに連結された、複数個のメモリセル及びビットラインと平行した共通ソースラインとを含むセルアレー領域とセルアレー領域のメモリセルを駆動するための周辺回路領域とを備える不揮発性メモリ素子において、セルアレー領域が形成されているバルク領域の電圧を一定電圧以下に維持するための少なくとも一つ以上のバルクバイアスコンタクト構造80をセルアレー領域内に備えたことを特徴とする。セルアレーの面積を増加せずに、メモリセルの位置に関係なく均一にバルク領域の電圧を一定に維持することができる。
請求項（抜粋）：
半導体基板上に相互平行した複数本のビットラインと相互平行した複数本のワードラインとが直交して、前記ビットラインとワードラインとに連結され、フローティングゲートとコントロールゲートとからなる積層ゲートとソース/ドレーン領域とを各々備える複数個のメモリセル及び前記ビットラインと平行した共通ソースラインを含むセルアレー領域と前記セルアレー領域の前記メモリセルを駆動するための周辺回路領域とを備える不揮発性メモリ素子において、前記セルアレー領域が形成されているバルク領域の電圧を一定電圧以下に維持するための少なくとも一つ以上のバルクバイアスコンタクト構造を前記セルアレー領域内に備えることを特徴とする不揮発性メモリ素子。
IPC (5件)：
H01L 21/8247
, H01L 27/115
, H01L 27/10 481
, H01L 29/788
, H01L 29/792
H01L 27/10 481
, H01L 27/10 434
, H01L 29/78 371
