特許
J-GLOBAL ID：200903018735269030
半導体パッケージ及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
岡本 啓三
公報種別：公開公報
出願番号（国際出願番号）：特願2004-074690
公開番号（公開出願番号）：特開2005-268299
出願日： 2004年03月16日
公開日（公表日）： 2005年09月29日
要約：
【課題】 半導体チップが実装された回路基板が3次元的に積層されて構成される半導体パッケージにおいて、回路基板に反りが発生する場合であっても回路基板同士を信頼性よく接続できる半導体パッケージを提供する。【解決手段】 半導体チップ20が実装された回路基板10の一端側の特定領域に、複数の回路基板10を3次元的に積層して相互接続するためのバンプ14が配置されるバンプ配置領域Aが設けられていることを含む。【選択図】 図4
請求項（抜粋）：
回路基板と、
前記回路基板上に実装された半導体チップとを有し、
前記回路基板の一端側の特定領域に、複数の前記回路基板を3次元的に積層して相互接続するためのバンプが配置されるバンプ配置領域が設けられていることを特徴とする半導体パッケージ。
IPC (4件)：
H01L25/065
, H01L23/12
, H01L25/07
, H01L25/18
H01L25/08 Z
, H01L23/12 501B
出願人引用 (2件)
審査官引用 (7件)
全件表示
前のページに戻る
