特許
J-GLOBAL ID：200903019140750636
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (2件)：
高田 守
, 高橋 英樹
公報種別：公開公報
出願番号（国際出願番号）：特願2009-006235
公開番号（公開出願番号）：特開2009-076950
出願日： 2009年01月15日
公開日（公表日）： 2009年04月09日
要約：
【課題】ウェハのダイシングを行う際、ブレードの目詰まりを抑えながら、チッピングのサイズを小さくする。【解決手段】ウェハ34を切削する際、粒度が#3000以上の砥粒を含み、先端部がV字形状のメタルボンドブレード31を用いて、V字形状の肩の部分がウェハ34の表面よりも下側(基板表面からの深さZ2)に入り込むようにして切削する。このように加工することにより、切削抵抗が上昇し、ブレードの目詰まりを防止することができる。これにより、ブレードの目詰まりを防止しながら、チッピングのサイズを小さく抑えることができる。【選択図】図21
請求項（抜粋）：
(a)ダイシングラインによって区画された複数の半導体チップ領域を有し、
シリコン基板と、
前記シリコン基板の表面に形成された複数のトランジスタと、
前記複数のトランジスタ上に形成されたシリコン酸化膜からなる第1絶縁膜と、
前記第1絶縁膜上に形成された多層配線層と、
前記多層配線層間に形成され、前記シリコン酸化膜より低誘電率を有する第2絶縁層であって、その一部が前記スクライブライン上に形成された第2絶縁膜とを含む、半導体ウエハを準備する工程と、
(b)第1の幅を有する第1部分と、前記第1部分と一体に形成された第2部分であって、先端が前記第1の幅より小さい第2の幅を有するように、V字形状に加工された第2部分を有する第1ブレードと、
先端が前記第1の幅より小さく、前記第2の幅よりも大きい第3の幅を有する第2ブレードとを準備する工程と、
(c)前記ダイシングラインに沿って前記半導体ウエハを前記第1ブレードで切削する第1ダイシング工程であって、前記第1ブレードの前記第1部分が、前記シリコン基板中に達するように前記半導体ウエハを切削し、前記ダイシングラインにおける前記シリコン基板中に、第1の溝を形成する第1ダイシング工程と、
(d)前記第1ダイシング工程後、前記ダイシングラインに沿って前記半導体ウエハを前記第2ブレードで切削する第2ダイシング工程であって、前記第1の溝の底面部を更に切削することによって、前記ダイシングラインにおける前記シリコン基板中に、前記第1の溝より深い第2の溝を形成する第2ダイシング工程とを有する、ことを特徴とする半導体装置の製造方法。
IPC (1件)：
FI (2件)：
H01L21/78 F
, H01L21/78 Q
