特許
J-GLOBAL ID:200903019968182313

検査装置および検査システム並びに半導体デバイスの製造方法

発明者:
出願人/特許権者:
代理人 (1件): 小川 勝男 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願2001-278750
公開番号(公開出願番号):特開2003-086645
出願日: 2001年09月13日
公開日(公表日): 2003年03月20日
要約:
【要約】【課題】半導体集積回路などの電子デバイスを形成するワークの異物やパターン欠陥の検査において、電気的に不良になる可能性の高い欠陥を優先的に解析する方法を提供する。【解決手段】検査装置60の検査結果である欠陥情報と補助記憶装置63に格納されたレイアウトデータを比較、あるいは検査処理演算部61で欠陥をその背景である配線パターンと比較再検査した結果を基に、補助記憶装置63に蓄えたレビュー条件を用いて、レビュー対象を選択する。
請求項(抜粋):
被検査対象上に存在する欠陥の画像を取得する画像取得部と、該画像取得部で取得された欠陥の画像を基に、該欠陥の位置とその大きさからなる検査データを検出する検査処理演算部と、該検査処理演算部が検出した検査データと被検査対象に形成されるLSIチップ内に設定された複数の機能領域の位置情報と該各機能領域におけるパターンの配線に関する情報とを記憶する記憶装置と、該記憶装置に記憶された前記検査データの欠陥の位置と前記複数の機能領域の位置情報とを基に欠陥がどの機能領域に位置するかを算出し、該算出された欠陥が位置する機能領域における前記記憶装置に記憶されたパターンの配線に関する情報と前記検査データの欠陥のサイズとの関係を基に、任意に設定された分類基準によって欠陥を分類判定する判定部とを備えることを特徴とする検査装置。
IPC (3件):
H01L 21/66 ,  G01B 11/30 ,  G01N 21/956
FI (3件):
H01L 21/66 J ,  G01B 11/30 A ,  G01N 21/956 A
Fターム (40件):
2F065AA03 ,  2F065AA07 ,  2F065AA22 ,  2F065AA49 ,  2F065BB02 ,  2F065CC19 ,  2F065DD00 ,  2F065DD06 ,  2F065FF01 ,  2F065FF04 ,  2F065FF61 ,  2F065MM03 ,  2F065PP12 ,  2F065QQ03 ,  2F065QQ25 ,  2F065QQ39 ,  2F065RR04 ,  2F065SS04 ,  2F065SS13 ,  2F065UU05 ,  2G051AA51 ,  2G051AB02 ,  2G051AC04 ,  2G051AC21 ,  2G051EA11 ,  2G051EA12 ,  2G051EA14 ,  2G051EB01 ,  2G051EC01 ,  2G051ED08 ,  2G051ED09 ,  4M106BA04 ,  4M106CA39 ,  4M106CA41 ,  4M106DA15 ,  4M106DJ18 ,  4M106DJ20 ,  4M106DJ21 ,  4M106DJ24 ,  4M106DJ27
引用特許:
審査官引用 (14件)
全件表示

前のページに戻る