特許
J-GLOBAL ID：200903021579352950
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
若林 忠 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-238474
公開番号（公開出願番号）：特開平11-086543
出願日： 1997年09月03日
公開日（公表日）： 1999年03月30日
要約：
【要約】【課題】 半導体記憶装置の微細化、大容量化に適した回路構成で非選択状態で任意の負電圧をメモリセルに接続されたワード線に供給し、選択状態で選択されたワード線のみハイレベルにすることのできる半導体記憶装置を提供する。【解決手段】 メインワード線105を制御するメインローデコーダ回路101、サブワード選択線106を制御するサブローデコーダ回路103、そして、メインワード線105、サブワード選択線106により制御されメモリセル選択用のサブワード線107の駆動するサブワード線駆動回路103により構成される階層型ワード線方式を適用する。メインワード線105、サブワード選択線106の制御により、非選択状態では、負電位発生回路104から発生する任意の負電圧をサブワード線107に供給し、選択状態では、選択されたサブワード線のみをハイレベルにする。
請求項（抜粋）：
メインローデコーダ回路により制御されるメインワード線およびサブローデコーダ回路により制御されるサブワード選択線にしたがってメモリセル選択用のサブワード線を駆動するサブワード線駆動回路を有する半導体記憶装置において、前記サブワード線の非選択時に前記サブワード線に負電位を供給する負電位発生回路を有することを特徴とする半導体記憶装置。
IPC (3件)：
G11C 11/407
, G11C 11/41
, G11C 11/401
G11C 11/34 354 D
, G11C 11/34 301 E
, G11C 11/34 354 F
, G11C 11/34 362 H
